[发明专利]3-D NAND模具

说明书

提供了制造存储器装置的方法。所述方法减小第一层的厚度并且增大第二层的厚度。半导体装置被描述为具有：膜堆叠，所述膜堆叠在所述装置的第一部分中，包括交替的氮化物层和第二层，所述膜堆叠的所述交替的氮化物层和第二层具有氮化物∶氧化物厚度比(N_f∶O_f)；和存储器堆叠，所述存储器堆叠在所述装置的第二部分中，包括交替的字线层和第二层，所述存储器堆叠的所述交替的字线层和第二层具有字线∶氧化物厚度比(W_m∶O_m)，其中0.1(W_m∶O_m)＜N_f∶O_f＜0.95(W_m∶O_m)。

技术领域

本公开内容的实施方式涉及电子装置以及用于制造所述电子装置的方法和设备的领域。更具体地，本公开内容的实施方式提供用于形成3D-NAND模具堆叠的方法。

背景技术

半导体技术已经迅速地发展，并且随着技术进步，装置尺寸已经缩小，以提供每单位空间的更快速的处理和存储。在NAND装置中，串电流需要足够高才能够获得足够电流来区分ON和OFF单元。串电流取决于载流子迁移率，所述载流子迁移率通过扩大硅沟道的晶粒尺寸来提高。

具有交替的氧化物层和氮化物层的现有3D-NAND存储器堆叠要求替换金属栅极(RMG)工艺来构建字线(word line)。由于留下大量残留氢，因此氮化硅层机械上不稳定。氢不利地影响图案的变形和/或工艺可控制性或者存储器孔蚀刻工艺。

因此，本领域中需要具有较低残留氢水平的3D-NAND装置。另外，本领域中需要用于形成3D-NAND装置的方法和设备。

发明内容

本公开内容的一个或多个实施方式涉及形成存储器装置的方法。在一个实施方式中，一种形成电子装置的方法包括：从包括交替的第二层和第一层的膜堆叠移除一个或多个第一层，所述第一层从所述第一层的第一侧移除以留下由包括多晶硅层的一个或多个膜在第二侧上界定的开口，所述开口具有第一厚度；通过所述开口修整相邻的所述第二层，以将所述开口的厚度从所述第一厚度增大到第二厚度并且将第一氧化物层厚度减小到比所述第一氧化物层厚度小的第二氧化物层厚度；和在所述开口中沉积字线替换材料。

本公开内容的附加实施方式涉及半导体存储器装置。在一个实施方式中，一种半导体存储器装置包括：膜堆叠，所述膜堆叠在所述装置的第一部分中，包括交替的氮化物层和氧化物层，所述膜堆叠的所述交替的氮化物层和氧化物层具有氮化物∶氧化物厚度比(N_f∶O_f)；和存储器堆叠，所述存储器堆叠在所述装置的第二部分中，包括交替的字线层和氧化物层，所述存储器堆叠的所述交替的字线层和氧化物层具有字线∶氧化物厚度比(W_m∶O_m)，其中0.1(W_m∶O_m)＜N_f∶O_f＜0.95(W_m∶O_m)。

本公开内容的另外的实施方式涉及处理工具。在一个实施方式中，一种处理工具包括：中央传送站，所述中央传送站包括被配置为移动晶片的机械手；多个处理站，每个处理站连接至所述中央传送站并且提供与相邻处理站的处理区域分开的处理区域，所述多个处理站包括氧化物层减薄腔室和字线沉积腔室；和控制器，所述控制器连接至所述中央传送站和所述多个处理站，所述控制器被配置为激活所述机械手以在所述处理站之间移动所述晶片和控制在所述处理站的每一者中发生的工艺。

附图说明

为了可详细地理解本公开内容的上述特征的方式，可参照实施方式来得到以上简要地概述的本公开内容的更具体的描述，其中一些实施方式示出在附图中。然而，需注意，附图仅示出本公开内容的典型的实施方式，并且因此不应视为对其范围的限制，因为本公开内容可允许其他等效实施方式。在附图中的各图中以示例而非限制的方式示出如本文所描述的实施方式，其中相似的附图标记指示类似的要素。