[发明专利]形成三维水平反或型存储器阵列的制程

权利要求书

1.一种水平反或闸装置的制程，包括：

形成多个半导体材料的主动堆叠于半导体基板的平面上，所述多个主动堆叠沿着大致上平行于所述平面的第一方向彼此间隔开，其中每一所述主动堆叠(i)沿着第二方向于长边延伸，所述第二方向大致上平行于所述平面且大致上正交于所述第一方向，以及(ii)包含一或多个主动条带，其中每一所述主动条带(i)也沿着所述第二方向于长边延伸，且(ii)包含：(a)具有第一导电性的第一半导体层及第二半导体层以及(b)位于所述第一半导体层及所述第二半导体层之间的牺牲层；

提供保护层于所述多个主动堆叠上；

穿过所述保护层形成多个井道，每一所述井道设置于相邻的所述主动堆叠之间，并且暴露至少一个相邻的所述主动堆叠中每一所述主动条带的侧壁；

提供蚀刻剂以选择性地从每一所述主动条带移除所述牺牲层，由所述主动条带的所述暴露侧壁起直到所述主动条带的所述牺牲层被大致地移除，从而形成空腔来代替所述牺牲层；

保形地沉积第三半导体层，使得所述第三半导体层的第一部分及第二部分分别邻接所述第一半导体层及所述第二半导体层，其中所述第三半导体层具有与所述第一导电性相反的第二导电性；以及，

从每一所述井道的所述暴露侧壁移除所述第三半导体层，但大致上不移除所述主动条带中的半导体层；

对所述第三半导体层进行退火处理，以令所述第三半导体层重结晶且令所述第一半导体层及所述第二半导体层中的掺杂物充分扩散到所述主动条带中所述第三半导体层的所述第一部分及所述第二部分，从而改变所述第三半导体层中所述第一部分及所述第二部分由所述第二导电性至所述第一导电性。

2.如权利要求1所述的制程，还包括：在提供所述保护层的步骤前，形成(i)电荷捕捉复合层在所述多个主动条带的所述侧壁上，以及(ii)提供多个局部字元线，其每一者在相邻的所述多个主动条带之间，每一所述局部字元线邻接相邻的所述多个主动条带的所述电荷捕捉复合层。

3.如权利要求2所述的制程，其中形成所述电荷捕捉复合层的步骤包括形成(i)穿隧介电层；(ii)电荷捕捉层；以及(iii)阻挡介电层。

4.如权利要求3所述的制程，其中形成所述穿隧介电层的步骤包括(i)沉积氮化硅层在每一所述主动条带的所述侧壁上；以及(ii)氧化所述氮化硅层，使得所述氮化硅层的部分形成氮氧化硅层。

5.如权利要求4所述的制程，还包括：在沉积所述第三半导体层的步骤前，移除所述氮化硅层中任何未氧化的部分。

6.如权利要求4所述的制程，其中保形地沉积所述第三半导体层，使得所述第三半导体层的第三部分及第四部分分别邻接所述多个主动条带的相对侧壁上的所述穿隧介电层。

7.如权利要求6所述的制程，其中每一所述局部字元线、邻接所述字元线的电荷存储复合层、邻接所述电荷存储复合层中所述穿隧介电层的所述第三半导体层的所述第三部分或所述第四部分，以及所述第三半导体层及所述第四半导体层，分别形成薄膜存储晶体管的闸极、存储层、通道区以及源极与汲极。

8.如权利要求7所述的制程，其中沿着主动条带的一侧相邻的所述些薄膜存储晶体管形成反或闸型态的存储器串。

9.如权利要求7所述的制程，其中当所述字元线偏压至0伏特时，所述薄膜存储晶体管的所述通道区基本上被耗尽。

10.如权利要求3所述的制程，其中所述电荷捕捉层的材料是选自于一或多个富硅的氮化硅、纳米晶体硅、锗以及嵌入氮化硅或氧化硅的纳米点材料组成的群组。

11.如权利要求3所述的制程，其中所述穿隧介电层的厚度为0.0-4.0纳米。

12.如权利要求3所述的制程，其中所述穿隧介电层的厚度为4.0-7.0纳米。