[发明专利]形成三维水平反或型存储器阵列的制程

说明书

一种形成具有改善通道区的薄膜存储晶体管(例如水平反或闸(HNOR)装置)的制程，通过保形地沉积一薄膜通道层于一空腔来与一源极及一汲极接壤，使得通道材料的一部份通过接面接触源极，以及通道层的另一部分通过接面接触汲极。该空腔也以一存储层为边界。在该制程的一种形式中，于形成该存储层之前形成该通道层。在该制程的一种形式中，于形成该通道层之前形成该存储层。

技术领域

本发明是关于一种集成电路的制作过程。特别地是，本发明关于一种形成三维水平反或闸(NOR)型态的存储器阵列的制作过程

背景技术

共同正式申请案揭露一种沿着主动水平半导体串形成的薄膜存储晶体管整合为反或闸存储器串(Horizontal NOR，或简称HNOR装置)的制程(在此详细描述，关于在平面半导体基底上方形成的结构，用语“水平”以及“垂直”是指相对于平面半导体基底的表面方向)。根据共同正式申请案所揭露，HNOR装置可以作为非易失性存储器(non-volatilememory，或简称NVM)装置，或是作为准易失性存储器(quasi-volatile memory，或简称QVM)装置。

第一正式申请案于其美国专利公开号’014的说明书中图5c-5e及其配合描述的段落[0142]-[0150]揭露一种通过低掺杂硅或多晶硅材料代替牺牲材料SAC-1来形成一种HNOR装置的通道区域。

发明内容

本发明提供一种形成具有改善通道区的薄膜存储晶体管(例如水平反或闸(HNOR)装置)的制程。根据本发明的一些实施例中，这样的制程包括：(1)形成多个半导体材料的主动堆叠于一半导体基板的一平面上，该多个主动堆叠沿着大致上平行于该平面的一第一方向彼此间隔开，其中每一该主动堆叠(i)沿着一第二方向于长边延伸，该第二方向大致上平行于该平面且大致上正交于该第一方向，以及(ii)包含一或多个主动条带，其中每一该主动条带(i)也沿着该第二方向于长边延伸，且(ii)包含：(a)具有一第一导电性的一第一及一第二半导体层以及(b)位于该第一及该第二半导体层之间的一牺牲层；(2)提供一保护层于该多个主动堆叠上；(3)穿过该保护层形成多个井道，每一该井道设置于相邻的该主动堆叠之间，并且暴露至少一个相邻的该主动堆叠中每一该主动条带的一侧壁；(4)提供一蚀刻剂以选择性地从每一该主动条带移除该牺牲层，由该主动条带的该暴露侧壁起直到该主动条带的该牺牲层被大致地移除，从而形成一空腔来代替该牺牲层；(5)保形地沉积一第三半导体层，使得该第三半导体层的一第一部分及一第二部分分别邻接该第一及该第二半导体层，其中该第三半导体层具有与该第一导电性相反的一第二导电性；以及，(6)令每一该主动条带的该第一、该第二及第三半导体层至一温度，以允许该第一及该第二半导体层中的掺杂物充分扩散到该主动条带中该半导体层的该第一部分及该第二部分，从而改变该第三半导体层中该第一部分及该第二部分由该第二导电性至该第一导电性。

根据本发明一实施例(电荷捕捉层-优先制程)中，一制程可以还包括在提供该保护层的步骤前，形成(i)一电荷捕捉复合层在该多个主动条带的该侧壁上，以及(ii)提供多个局部字元线，其每一者在相邻的该多个主动条带之间，每一该局部字元线邻接相邻的该多个主动条带的该电荷捕捉复合层。形成电荷捕捉复合层的步骤包括形成(i)一穿隧介电层；(ii)一电荷捕捉层；以及(iii)一阻挡介电层。形成穿隧介电层的步骤包括(i)沉积一氮化硅层在每一主动条带的侧壁上；以及(ii)部分氧化该氮化硅层，使得氮化硅层的一部分形成一氮氧化硅层。氮化硅层任何未氧化的部分可以被移除或是保持完好无损(leftintact)。