[发明专利]具有延伸穿过交替材料的堆叠的导电柱的集成组合件

说明书

一些实施例包含一种在导电节点上方具有导电宽阔区的集成组合件。所述导电节点包含第一组合物。所述导电宽阔区的底部表面包含是不同于所述第一组合物的组合物的第二组合物。堆叠位于所述导电宽阔区上方。所述堆叠包含交替的第一层级及第二层级。支柱结构垂直地延伸穿过所述堆叠。所述支柱结构中的每一者包含由绝缘衬里横向环绕的导电材料柱。所述柱中的至少一者延伸穿过所述导电宽阔区以直接接触所述导电节点中的一者。一些实施例包含形成集成组合件的方法。

相关专利数据

本申请案主张2019年5月24日提出申请的序列号为16/422,150的美国临时专利申请案的优先权及权益，所述临时专利申请案的揭示内容以引用的方式并入本文中。

技术领域

本发明揭示具有延伸穿过交替材料的堆叠(例如，交替的字线材料层级及绝缘材料层级)的导电柱的集成组合件(例如，NAND组合件)。

背景技术

存储器为电子系统提供数据存储。快闪存储器是一种类型的存储器，且在现代计算机及装置中具有众多用途。例如，现代个人计算机可具有存储于快闪存储器芯片上的BIOS。作为另一实例，计算机及其它装置越来越普遍地在固态驱动器中利用快闪存储器来替换常规硬盘驱动器。作为又一实例，快闪存储器在无线电子装置中较流行，因为其使得制造商能够在新的通信协议变得标准化时支持所述新的通信协议，且能够提供使装置远程升级以增强特征的能力。

NAND可为快闪存储器的基本架构，且可经配置以包括垂直堆叠的存储器胞元。

在具体描述NAND之前，更一般地描述集成布置内的存储器阵列的关系可为有帮助的。图1展示现有技术装置1000的框图，所述现有技术装置包含具有布置成行及列的多个存储器胞元1003以及存取线1004(例如，用以传导信号的字线WL0到WLm)及第一数据线1006(例如，用以传导信号的位线BL0到BLn)的存储器阵列1002。可使用存取线1004及第一数据线1006来将信息传送到存储器胞元1003及从所述存储器胞元传送信息。行解码器1007及列解码器1008对地址线1009上的地址信号A0到AX进行解码以确定将存取存储器胞元1003中的哪些存储器胞元。感测放大器电路1015操作以确定从存储器胞元1003读取的信息值。I/O电路1017在存储器阵列1002与输入/输出(I/O)线1005之间传送信息值。I/O线1005上的信号DQ0到DQN可表示从存储器胞元1003读取或待写入到所述存储器胞元中的信息值。其它装置可通过I/O线1005、地址线1009或控制线1020与装置1000通信。存储器控制单元1018用于控制待对存储器胞元1003执行的存储器操作，且利用控制线1020上的信号。装置1000可分别在第一供应线1030及第二供应线1032上接收供应电压信号Vcc及Vss。装置1000包含选择电路1040及输入/输出(I/O)电路1017。选择电路1040可经由I/O电路1017对信号CSEL1到CSELn做出响应以选择第一数据线1006及第二数据线1013上的信号，所述信号可表示待从存储器胞元1003读取或待编程到所述存储器胞元中的信息值。列解码器1008可基于地址线1009上的A0到AX地址信号而选择性地激活CSEL1到CSELn信号。选择电路1040可在读取及编程操作期间选择第一数据线1006及第二数据线1013上的信号以提供存储器阵列1002与I/O电路1017之间的通信。