[发明专利]闭回路多输出射频(RF)匹配

说明书

提供了一种用于对半导体晶片制造处理进行射频(RF)匹配的闭环多输出控制的设备和方法。一种用于向处理室的站提供信号的设备执行半导体制造处理。多个信号发生器产生具有第一和第二频率的信号。测量电路测量电压驻波比(VSWR)。匹配反射优化器具有被配置为响应于来自测量电路的输出信号而被调整的电抗组件。

背景技术

在此包含的背景及上下文的描述仅针对整体呈现公开内容的上下文的目的而提供。本公开内容的许多呈现发明人的成果，且单纯由于如此成果在背景技术部分中描述或在本文其他位置呈现为上下文并不表示将认为是现有技术。

用于形成集成电路的半导体晶片的加工可包含大量且多种的处理步骤。在某些处理步骤(其可于在半导体晶片上沉积各种材料后进行)中，可将材料蚀刻掉，以允许沉积其他的材料(如金属)。这种沉积处理可涉及导电线路、晶体管栅极、通孔、电路组件等的形成。然而，在至少某些情况下，在半导体加工处理(例如涉及基于等离子体的蚀刻和/或等离子体增强原子层沉积的处理)中，不可控的处理变化可能导致较低的良率、成本增加、对半导体布局及掩模的不需要的重新设计等。因此，增加对于基于等离子体的晶片蚀刻和/或等离子体增强原子层沉积的控制的技术仍持续为研究的活跃领域。

附图说明

图1A显示了利用任何数目的处理在半导体衬底上沉积膜的衬底处理设备。

图1B为根据一实施方案的框图，其显示了用于执行半导体加工处理的系统的各种组件。

图2为根据一实施方案的框图，其显示在执行半导体加工处理的过程中所使用的闭回路多输出射频(RF)匹配程序的各种组件。

图3为根据一实施方案的示图，其显示在执行半导体加工处理的过程中所使用的闭回路多输出RF匹配程序中所利用的各种电路组件。

图4为根据一实施方案的示图，其显示在执行半导体加工处理的过程中所使用的闭回路多输出RF匹配程序中用于执行匹配反射优化的电路元件。

图5为根据一实施方案的示图，其显示了用于在闭回路多输出RF匹配程序中执行RF功率控制的电路组件。

图6为根据一实施方案的示图，其显示了用于在执行半导体加工处理的过程中所使用的闭回路多输出RF匹配程序中进行RF隔离和滤波的电路元件。

图7为根据一实施方案的示图，其显示了用于在执行半导体加工处理的过程中所使用的闭回路多输出RF匹配程序中进行匹配和/或阻抗转换的电路组件。

图8为根据一实施方案的闭回路RF匹配的方法的流程图。

图9绘示多站处理工具的实施方案的示意图。

具体实施方式

在特定实施方案中，可于各种半导体加工处理(例如基于等离子体的晶片加工)中利用闭回路多输出射频(RF)匹配。闭回路多输出RF匹配可促成：以允许对处理室的站所呈现的变动负载进行动态调整的方式将RF功率输送至处理室的一或更多站的能力。这种动态调整提供实时的能力以使站内的等离子体所呈现的负载的阻抗与一或更多RF功率产生器的源阻抗紧密匹配，即使在这种负载于加工处理过程中漂移的情况下也如此。因此，可使从个别站输送的RF动态地增加，并且同时使自RF功率产生器反射的RF功率减小和/或最小化。某些实施方案可以与一些晶片加工处理(例如各种等离子体增强原子层沉积(ALD)处理、各种等离子体增强化学气相沉积(CVD)处理)一起使用，或者可于单一沉积处理期间实时使用。在某些实施方案中，RF功率匹配网络利用简化的电路拓扑以适应任何信号频率(例如400kHz及27.12MHz)下的负载变化。然而，在其他实施方案中，RF功率匹配网络可于任何信号频率下运行，例如相对较低的频率(如约50kHz至约1MHz之间)、以及较高的信号频率(如约10MHz至约100MHz之间)。