[发明专利]晶体管的集成偶极流

说明书

描述了形成和处理半导体装置的方法。某些实施方式涉及包括偶极区的电子装置，偶极区具有层间电介质、高K介电材料、和偶极层。偶极层包括以下的一者或多者：氮化钛镧(TiLaN)、氮化钛钇(TiYN)、氮化钛锶(TiSrN)、氮化钛镁(TiMgN)、氮化钛铝(TiAlN)、氮化钛钽(TiTaN)、碳化铪(HfC)、氮化铪(HfN)、氮氧化铪(HfON)、碳氧化铪(HfOC)、碳化铪铝(HfCAl)、氮化铪铝(HfAlN)、或氮碳化铪(HfCN)。

技术领域

本公开内容的实施方式涉及电子装置制造领域，且具体地涉及晶体管。更具体地，本公开内容的实施方式涉及FinFET装置和制造FinFET装置的方法。

背景技术

集成电路已经发展到在单一芯片上可包括数百万个晶体管、电容器、和电阻器的复杂装置。在集成电路发展过程中，功能密度(即，每芯片面积的互连装置的数目)已经逐渐增加，同时几何尺寸(即，使用制造处理可创造的最小部件(或接线(line)))已经减小。

晶体管是通常形成在半导体装置上的电路部件或元件。取决于电路设计，除了电容器、电感器、电阻器、二极管、导线、或其他元件之外，许多晶体管可形成在半导体装置上。集成电路并入平面场效应晶体管(FET)，其中响应于施加至控制栅极的电压，电流流经源极与漏极之间的半导体沟道。

由于装置尺寸已经缩减，装置几何形状和材料已经在保持切换速度而不造成故障上遭受到困难。出现允许芯片设计者持续缩减栅极长度的若干新技术。对于目前和未来技术世代，装置结构的尺寸控制是关键挑战。自从1970年，已经每两年加倍每芯片的部件数目。作为此趋势的结果，藉由缩小晶体管的电路微型化已经是半导体技术路线图的主要驱动力。由于基础性质(诸如阈值电压)中的变化，现在用于作为N-MOS和P-MOS的材料的缩减已经是个挑战。此外，由平面至FinFET的晶体管技术的迁移需要具有对于多重阈值电压的解决方法的共形功函数层。由于装置尺寸的进一步缩减，电压调整范围被厚度变化所限制。因此，需要开发替代材料以在缩减尺寸的同时获得更好的性能。

发明内容

一个或多个实施方式涉及电子装置和制造电子装置的方法。在一个或多个实施方式中，电子装置包括：源极区、漏极区、和分隔源极区与漏极区的沟道；和沟道的顶表面上的偶极区，偶极区包括层间电介质、高K介电材料、和偶极层。

在一个或多个实施方式中，制造电子装置的方法包括：在位于基板上的源极与漏极之间的沟道的顶表面上沉积层间电介质；在层间电介质上沉积高K介电材料；和在高K介电材料上沉积偶极层。

在一个或多个实施方式中，电子装置包括：具有源极和源极触点的源极区，源极区在基板的顶表面上；具有漏极和漏极触点的漏极区，漏极区在基板的顶表面上；位于源极与漏极之间的沟道；和位于沟道的顶表面上的偶极区，偶极区包括层间电介质、高K介电材料、和偶极层，偶极层包括以下一者或多者：氮化钛镧(TiLaN)、氮化钛钇(TiYN)、氮化钛锶(TiSrN)、氮化钛镁(TiMgN)、氮化钛铝(TiAlN)、氮化钛钽(TiTaN)、碳化铪(HfC)、氮化铪(HfN)、氮氧化铪(HfON)、碳氧化铪(HfOC)、碳化铪铝(HfCAl)、氮化铪铝(HfAlN)、或氮碳化铪(HfCN)。

附图说明

藉由参照实施方式，某些实施方式绘示在附图中，可获得简短总结于上的本公开内容的更具体的说明，使得本公开内容的上述特征可被详细理解。然而，将注意到附图仅绘示本公开内容的典型实施方式，且因而不被当作限制本公开内容的范畴，因为本公开内容可允许其他等效实施方式。本文所描述的实施方式作为实例而绘示且不限于附图的图示，在附图中类似的附图标记指示类似的元件。

图1描绘根据本文所描述的实施方式的方法的一个实施方式的处理流程图；

图2绘示根据一个或多个实施方式的基板的剖视图；

图3A绘示根据一个或多个实施方式的基板的剖视图；