[发明专利]存储器阵列及用于形成包括存储器单元串及可操作直通阵列通孔的存储器阵列的方法

说明书

一种用于形成包括存储器单元串及可操作直通阵列通孔(TAV)的存储器阵列的方法包括形成包括垂直交替的绝缘层级及导电层级的堆叠。所述堆叠包括TAV区及可操作存储器单元串区。所述TAV区包括间隔的可操作TAV区域。在所述堆叠中在所述可操作存储器单元串区中形成可操作通道材料串且在所述堆叠中在所述TAV区中在所述可操作TAV区域的横向外部且未在所述可操作TAV区域内形成虚设通道材料串。在所述TAV区中的所述间隔的可操作TAV区域中的个别者中形成可操作TAV。公开其它方法及独立于方法的结构。

技术领域

本文中所公开的实施例涉及存储器阵列及用于形成包括存储器单元串及可操作直通阵列通孔的存储器阵列的方法。

背景技术

存储器是一种类型的集成电路系统且用于计算机系统中存储数据。存储器可制造成一或多个个别存储器单元阵列。可使用数字线(其还可被称为位线、数据线或感测线)及存取线(其还可被称为字线)写入到存储器单元或从存储器单元读取。所述感测线可使存储器单元沿着阵列的列导电互连，且所述存取线可使存储器单元沿着阵列的行导电互连。可通过感测线及存取线的组合唯一地寻址每一存储器单元。

存储器单元可为易失性、半易失性或非易失性的。非易失性存储器单元可在无电力时存储数据达延长时间段。非易失性存储器被常规指定为具有至少约10年的留存时间的存储器。易失性存储器耗散且因此经刷新/重写以维持数据存储。易失性存储器可具有数毫秒或更少的留存时间。不管如何，存储器单元经配置以在至少两种不同可选择状态中留存或存储存储器。在二进制系统中，所述状态被视为“0”或“1”。在其它系统中，至少一些个别存储器单元可经配置以存储多于两个层级或状态信息。

场效晶体管是可用于存储器单元中的一种类型的电子组件。这些晶体管包括一对导电源极/漏极区，所述对导电源极/漏极区在其之间具有半导电通道区。导电栅极邻近所述通道区且通过薄栅极绝缘体与所述通道区分离。施加合适电压到所述栅极允许电流从所述源极/漏极区中的一者通过所述通道区流动到另一者。当从栅极移除所述电压时，很大程度上防止电流流动通过通道区。场效晶体管还可包含额外结构，例如，作为栅极绝缘体与导电栅极之间的栅极构造的部分的可逆地可编程的电荷存储区。

快闪存储器是一种类型的存储器且在现代计算机及装置中具有众多用途。例如，现代个人计算机可具有存储于快闪存储器芯片上的BIOS。作为另一实例，对于计算机及其它装置来说，利用固态驱动中的快闪存储器来代替常规硬驱动变得越来越普遍。作为又另一实例，快闪存储器在无线电子装置中风行，因为其使制造商能够支持变得标准化的新通信协议，且能够提供远程地升级装置以增强特征的能力。

NAND可为集成快闪存储器的基本架构。NAND单元包括串联耦合到存储器单元的串行组合(其中所述串行组合通常被称为NAND串)的至少一个选择装置。NAND架构可配置成包括垂直堆叠的存储器单元的三维布置，所述垂直堆叠的存储器单元个别地包括可逆地可编程的垂直晶体管。在垂直堆叠的存储器单元下方可形成控制或其它电路系统。其它易失性或非易失性存储器阵列架构还可包括个别地包括晶体管的垂直堆叠的存储器单元。

存储器阵列可布置成存储器页、存储器块及部分块(例如，子块)以及存储器平面，举例来说，如第2015/0228659号、第2016/0267984号及第2017/0140833号美国专利申请公开案中的任何者中所展示及描述，且所述案特此以引用的方式完全并入本文中且所述案的方面可在本文中所公开的本发明的一些实施例中使用。

一种提出的增加集成电路系统密度的方法是形成三维(3D)阵列，所述3D阵列包括电子组件的层级，例如，非可编程晶体管及/或可编程晶体管(其可为存储器电路系统的部分)的层级。此类晶体管的栅极可在个别层级中图案化成栅极线(且其可为板状)。这些栅极线的连接可以所谓的“梯阶结构”出现于晶体管或其它电子组件的层级的端部或边缘处。所述梯阶结构包括界定个别栅极线的接触区的个别“梯状部”(替代性地命名为“阶状部”或“梯阶”)，立面延伸的导电通孔在所述接触区上接触以提供对栅极线或其它导电结构的电接入。

附图说明