[发明专利]存储器阵列外围中的位串累加

权利要求书

1.一种用于位串累加的设备，其包含：

多个读出放大器，其位于存储器阵列的外围区域中，所述存储器阵列包含与所述多个读出放大器的读出放大器的数量相同数量的行或列；以及

控制电路系统，其包含耦合到所述多个读出放大器和所述存储器阵列的存储器阵列处理装置和存储器资源，其中所述处理装置配置成：

致使一或多个位串从所述存储器阵列写入到所述存储器资源；

致使使用写入到所述存储器资源的所述一或多个位串进行递归运算的第一迭代，其中所述一或多个位串根据III型通用数格式或假定数格式格式化；

致使表示所述递归运算的所述第一迭代的结果的第一所得位串累加在所述多个读出放大器中；

确定是否使用写入到所述存储器资源的所述一或多个位串或存储在所述存储器阵列中的一或多个位串进行所述递归运算的第二迭代；

致使使用写入到所述存储器资源的所述一或多个位串或存储在所述存储器阵列中的所述一或多个位串的所述递归运算的第二迭代的进行；以及

致使表示所述递归运算的所述第二迭代的结果的第二所得位串累加在所述多个读出放大器中。

2.根据权利要求1所述的设备，其中所述处理装置进一步配置成：

确定所述递归运算完成；以及

致使在确定所述递归运算完成之后对存储在所述多个读出放大器中的所述第二所得位串进行舍入的运算的进行，通过从所述第二所得位串的尾数位子集或指数位子集或两者中移除至少一个位以使得最终所得位串具有特定位宽。

3.根据权利要求1所述的设备，其中所述多个读出放大器和所述存储器阵列包含存储器装置，且其中所述处理装置配置成在不将所述第一所得位串或所述第二所得位串传送到所述存储器装置外部的电路系统的情况下，在所述存储器阵列内进行所述递归运算。

4.根据权利要求1所述的设备，其中所述处理装置配置成：

存取所述存储器阵列的其中存储有表示所述递归运算的第一迭代的结果的第一所得位串的地址空间；

存取所述存储器阵列的其中存储有表示所述递归运算的第二迭代的结果的第二所得位串的地址空间；以及

将表示使用所述第一所得位串和所述第二所得位串进行的运算的结果的位串存储在所述多个读出放大器中。

5.根据权利要求1所述的设备，其中所述处理装置配置成响应于用户所产生命令的接收而致使所述第一所得位串和所述第二所得位串累加在所述多个读出放大器中。

6.根据权利要求1所述的设备，其中所述处理装置进一步配置成通过覆写所述多个读出放大器中的先前存储的所述第一所得位串和所述第二所得位串而致使表示所述递归运算的迭代结果的所述第一所得位串和所述第二所得位串累加在所述多个读出放大器中。

7.一种用于位串累加的方法，其包含：

通过存储器阵列外部的控制电路系统检索用于递归运算的进行的第一位串和第二位串，其中所述第一位串和所述第二位串以通用数格式格式化；

通过所述控制电路系统进行使用所述第一位串和所述第二位串的第一运算；

将所述第一运算的准确结果存储在所述存储器阵列的外围电路系统中；

通过所述控制电路系统确定是否使用所述第一运算的所述结果和所述第二位串或所述第一运算的所述结果和存储在所述存储器阵列中的位串进行第二运算；

使用所述第一运算的所述结果和所述第二位串或所述第一运算的所述结果和存储在所述存储器阵列中的所述位串进行所述第二运算；以及

将所述第二运算的准确结果存储在所述外围电路系统中。

8.根据权利要求7所述的方法，其中所述第一运算和所述第二运算进行为递归运算的一部分，且其中所述方法进一步包含：

确定所述第二运算的所述结果为所述递归运算的最终所得位串；以及

在确定所述第二运算的所述结果为所述递归运算的所述最终所得位串之后进行对存储在所述外围电路系统中的所述最终所得位串进行舍入的运算以使得所述最终所得位串具有特定位宽。