[发明专利]不受噪声和变化影响的窄范围读出放大器

说明书

一种存储电路包括存储阵列，存储阵列具有提供参考信号的一个或多个参考行和在由读取操作选择时提供数据信号的数据行。存储电路还包括：第一电路，第一电路从参考信号中和从数据信号中去除共同信号分量；以及第二电路，第二电路将参考信号调整为在逻辑1信号电平和逻辑0信号电平之间。存储电路还包含读出放大器，读出放大器确定数据信号代表逻辑1还是逻辑0，这是使用在去除共同信号分量且在被调整之后的参考信号、以及在去除共同信号分量之后的数据信号来实现的。

相关申请的交叉引用

本申请要求享有2019年6月11日提交的第16/438,090号美国专利申请的优先权，出于所有目的，通过引用将该美国专利申请的全部内容并入本文。

背景技术

现代计算机存储器使用读出放大器(sense amplifier)作为用于从存储器读取数据的电路系统的一部分。读出放大器的作用是感测来自位线(bit line)的低功率信号，位线代表存储在存储单元(memory cell)中的单个数据位(1或0)。随后，读出放大器将较小的电压摆幅(voltage swing)放大到能够被与存储器以接口方式连接(interface with)的数字逻辑适当识别和解释(interpret)的逻辑电平。通常，通过存储阵列中的行多任务器(column multiplexor)，把读出放大器包括在内用于多行存储单元。高性能存储器需要以低功耗最小化读出延迟(sense delay)同时最大化电压差放大电平的读出放大器。

发明内容

在一些具体实施方式中，存储电路可以包括存储阵列(memory array)，存储阵列具有提供参考信号的一个或多个参考行(reference column)和多个数据行(datacolumn)。多个数据行可包含在由读取操作选择时提供数据信号的数据行。存储电路还可以包括：第一电路，第一电路从参考信号中和从数据信号中去除共同信号分量(commonsignal component)；第二电路，第二电路将参考信号调整为在逻辑1信号电平和逻辑0信号电平之间；以及读出放大器，读出放大器确定数据信号代表逻辑1还是逻辑0。读出放大器可使用在由第一电路去除共同信号分量之后且在由第二电路调整之后的参考信号。读出放大器亦可使用在由第一电路去除共同信号分量之后的数据信号。

在一些具体实施方式中，一种从存储电路读取数据的方法可以包括以下步骤：从位于存储阵列中的一个或多个参考行接收参考信号；以及从存储阵列中的多个数据行中的一个数据行接收数据信号。在由读取操作选择时，该数据行可提供数据信号。这种方法还可以包括：从参考信号中和从数据信号中去除共同信号分量。这种方法可以另外包括：将参考信号调整为在逻辑1信号电平和逻辑0信号电平之间。这种方法可以进一步包括：将参考信号在去除共同信号分量之后并且在被调整为介于逻辑1信号电平和逻辑0信号电平之间之后提供给读出放大器。这种方法亦可包括：将数据信号在去除共同信号分量之后提供给读出放大器。

在任何具体实施方式中，可以以任何组合且没有限制的方式包括或者实施以下任何特征。读出放大器可为锁存放大器。存储阵列可包含磁性随机存取存储(MRAM)阵列。一个或多个参考行可包含位于存储阵列的大略中心处的参考行。一个或多个参考行可包含多个参考行，且可以通过对来自多个参考行的子集的电流求平均(average)来产生参考信号。一个或多个参考行可包含第一参考行与第二参考行，第一参考行提供参考信号，且第二参考行作为第一参考行的备份(backup)。存储阵列中的多个数据行可包含被构造成输出所储存的逻辑电平的多个位单元(bit cell)，且一个或多个参考行可包含被构造成输出逻辑0信号电平的多个位单元。通过将参考信号减小至逻辑1信号电平与逻辑0信号电平之间的大略中心信号电平，而调整参考信号。通过将一种信号注入(inject into)参考信号而减小参考信号，其中注入参考信号的这种信号的量可由共源共栅(cascoding)晶体管对控制。通过将一种信号注入参考信号与数据信号而从参考信号和从数据信号去除共同信号分量，其中注入参考信号与数据信号的这种信号的量可由多个共源共栅晶体管对控制。

附图说明