[发明专利]用于基于针对某些存储单元的指定错误率修复缺陷存储器单元的设备及方法

说明书

本发明公开用于修复与高或低优先级相关联的存储器阵列的区中的缺陷存储器单元的方法、设备及系统。修复地址产生器可经配置以产生用于修复(例如，熔断熔丝电路处的熔丝)的存储器地址映射，这取决于某些应用是否可在指示低位错误率的高优先级或指示较高位错误率的低优先级下操作。举例来说，与低优先级相关联的指定错误率可对应于针对某些应用的阈值错误率，例如存储经训练权重的神经网络应用。此神经网络应用可存取部分存储在缺陷存储器单元中的经训练权重，其中此类经训练权重的最低有效位存储在未根据存储器地址映射修复的缺陷存储器单元中。

背景技术

在例如DRAM(动态随机存取存储器)的半导体装置中，在一些情况下提供冗余存储器单元以替换缺陷存储器单元。缺陷存储器单元的地址存储在熔丝电路中。当要存取此类地址时，熔丝电路激活命中信号。在命中信号变为激活之后，存取冗余存储器单元而不是缺陷存储器单元。举例来说，所有缺陷存储器单元可用冗余存储器单元替换。

同时，高速存储器存取及降低的功耗是半导体装置所要求的特征。近年来，采用多核处理器来执行应用程序的系统已导致对充当主存储器(例如，动态随机存取存储器(DRAM))或任何此易失性存储器的存储器装置的更快存取模式。举例来说，对DRAM的典型存取模式按顺序重复存储体激活、读取存取或写入存取以及存储体预充电。需要修复此易失性存储器中的缺陷存储器单元以高效存取此类存储器装置。计算装置的效率及性能可能受到不同存储器装置以及所述存储器装置可被修复的程度的影响，例如受为所述存储器装置中的此类缺陷存储器单元分配的熔丝的影响。

同时，位翻转(例如，存储器单元处的电荷改变)是在非易失性存储装置中发生的事情。随着每存储器单元的位增加，原始位错误率(RBER)可指示更差性能，而对更好处理量及延时的需求继续增长。因此，存储器装置可能以复杂错误校正技术操作，所述技术的面积及功率需求正在上升；导致更高成本的硅及更长的固件开发时间。

神经网络可用于计算机视觉及自然语言处理技术，以及各种此类信号处理应用。虽然神经网络的计算及存储器需求随着其被应用于解决复杂计算问题而持续增长，但对于一些资源受限的装置(从物联网(IoT)装置及嵌入式装置到大型计算集群(例如，图形处理单元(GPU)集群))，仍需要降低此类神经网络的复杂性(例如，计算及存储器占用)。在利用此神经网络时，可使用易失性存储器装置在GPU上训练机器学习模型。从此训练产生的权重可存储在易失性存储器装置(例如，DRAM存储器装置)或非易失性存储器装置(例如，NAND快闪存储器装置)上。

附图说明

图1是根据本文描述的实例布置的计算系统的框图。

图2是根据本文描述的实例布置的存储器装置的框图。

图3是根据本文描述的实例布置的存储器装置的框图。

图4是根据本文描述的实例布置的方法的流程图。

图5是根据本文描述的实例布置的方法的流程图。

图6是根据本文描述的实例布置的计算系统的框图。

图7是根据本文描述的实例布置的神经网络的框图。

发明内容

本文公开实例方法。在本公开的实施例中，一种方法包含：获得与多个存储器存取操作相关联的多个存储器命令，所述多个存储器存取操作的至少一部分与指定错误率相关联；部分基于所述指定错误率产生用于所述多个存储器存取操作的存储器地址映射；及向存储器单元的存储器数据寄存器提供所述存储器地址映射，所述存储器数据寄存器可由所述存储器单元存取以用于修复所述存储器单元的区。

额外地或替代地，进一步包含的是：基于所述存储器地址映射存取所述存储器单元的第一区以实施所述多个存储器命令中的至少一个存储器命令，存储器的所述第一区的特征在于针对所述多个存储器存取操作的至少所述部分的所述指定错误率；及存取存储器单元的第二区以实施所述多个存储器命令中的另一存储器命令。