[发明专利]具有多个堆叠裸片的集成电路器件在审
申请号: | 202080051053.X | 申请日: | 2020-06-08 |
公开(公告)号: | CN114128147A | 公开(公告)日: | 2022-03-01 |
发明(设计)人: | Q·林 | 申请(专利权)人: | 赛灵思公司 |
主分类号: | H03K19/173 | 分类号: | H03K19/173;H03K19/17736;H03K19/17796;G06F30/394;G11C7/10;G11C8/12;H01L23/48;H01L23/488;H01L25/065;H01L25/18;H01L21/50 |
代理公司: | 北京市君合律师事务所 11517 | 代理人: | 毛健;顾云峰 |
地址: | 美国加利*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 具有 堆叠 集成电路 器件 | ||
1.一种具有多个堆叠裸片的集成电路器件,所述集成电路器件包括:
所述多个堆叠裸片中的第一裸片具有输入/输出元件,所述输入/输出元件被配置为接收输入信号,所述第一裸片包括信号驱动电路和芯片选择电路,所述信号驱动电路被配置为向所述多个堆叠裸片中的每个裸片提供输入信号,和所述芯片选择电路用于为所述多个堆叠裸片产生多个芯片选择信号;和
所述多个堆叠裸片中的第二裸片耦接到所述第一裸片,所述第二裸片具有功能块,所述功能块被配置为接收所述输入信号;
其中,所述第二裸片响应于对应所述第二裸片的所述多个芯片选择信号中的一个芯片选择信号来接收所述输入信号。
2.根据权利要求1所述的集成电路器件,其特征在于,所述第一裸片包括接收器,所述接收器被配置为接收所述功能块的输出信号。
3.根据权利要求1所述的集成电路器件,其特征在于,所述第二裸片包括寄存器,所述寄存器被配置为在数据输入处接收来自所述信号驱动电路的所述输入信号以及在使能输入处接收来自所述芯片选择电路的所述芯片选择信号。
4.根据权利要求1所述的集成电路器件,其特征在于,所述功能块包括存储元件。
5.根据权利要求1所述的集成电路器件,其特征在于,所述第二裸片进一步包括存储器,所述存储器被配置为存储与所述功能块相关联的数据。
6.根据权利要求5所述的集成电路器件,其特征在于,所述第二裸片还包括第二寄存器,所述第二寄存器被配置为在数据输入处接收来自所述信号驱动电路的数据信号并且在使能输入处接收来自所述芯片选择电路的所述芯片选择信号。
7.根据权利要求1所述的集成电路器件,其特征在于,所述集成电路器件进一步包括所述多个堆叠裸片中的第三裸片,所述第三裸片耦接到所述第二裸片,其中所述第三裸片包括寄存器,所述寄存器被配置为在数据输入处接收来自所述信号驱动电路的所述输入信号以及在使能输入处接收来自所述芯片选择电路的所述芯片选择信号。
8.一种实现具有多个堆叠裸片的集成电路器件的方法,其特征在于,所述方法包括:
配置多个堆叠裸片中的第一裸片以在输入/输出元件接收输入信号;
配置所述第一裸片的信号驱动电路以将输入信号提供至所述多个堆叠裸片中的每一裸片;
配置芯片选择电路,所述芯片选择电路用于为所述多个堆叠裸片产生多个芯片选择信号;
将所述多个堆叠裸片中的第二裸片耦接到所述第一裸片,所述第二裸片具有功能块,所述功能块被配置为接收所述输入信号;和
响应于对应所述第二裸片的所述多个芯片选择信号中的一个芯片选择信号,在所述第二裸片接收所述输入信号。
9.根据权利要求8所述的方法,其特征在于,所述方法进一步包括配置所述第一裸片的接收器以接收所述功能块的输出信号。
10.根据权利要求9所述的方法,其特征在于,所述方法进一步包括耦接所述第一裸片的第二输入/输出元件以接收所述输出信号。
11.根据权利要求8所述的方法,其特征在于,所述方法进一步包括配置所述第二裸片的寄存器以在数据输入处接收来自所述信号驱动电路的所述输入信号并且在使能输入处接收来自所述芯片选择电路的所述芯片选择信号。
12.根据权利要求8所述的方法,其特征在于,所述功能块包括存储元件。
13.根据权利要求8所述的方法,其特征在于,所述方法进一步包括将与所述功能块相关联的数据存储在所述第二裸片的存储器中。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于赛灵思公司,未经赛灵思公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202080051053.X/1.html,转载请声明来源钻瓜专利网。