[发明专利]具有完全对准的通孔的互连结构

说明书

一种互连结构(100)包括层间电介质(ILD)(112)，该层间电介质具有沿第一方向延伸穿过其中的空腔(122)。第一导电带(110)形成在衬底(102)上和空腔(122)内。第一导电带(110)沿第一方向并跨衬底(102)的上表面延伸。第二导电带(118)在所述ILD的上表面上并且沿与所述第一方向相反的第二方向延伸。完全对准的通孔(FAV)(124)在第一和第二导电带(110,118)之间延伸，使得FAV(124)的所有侧与第一导电带(110)的相对侧和第二导电带(118)的相对侧共面，由此提供与第一导电带(110)和第二导电带(118)完全对准的FAV。

技术领域

本发明总体上涉及制造方法以及所得到的基于半导体的集成电路(IC)。更具体地，本发明涉及具有完全对准的通孔的IC的方法和所得到的互连结构。

背景技术

IC通常使用金属互连结构(或“线”)来连接IC上的半导体器件，例如晶体管。这些互连结构通常使用添加镶嵌工艺或双镶嵌工艺形成，其中将介电层图案化以在其中包括开口。随后在开口内沉积导电金属，例如铜(Cu)，此后通过平坦化工艺去除位于开口外部的任何导电金属。

为了简洁起见，与半导体器件和集成电路(IC)制造相关的常规技术可能会也可能不会在本文中详细描述。此外，本文描述的各种任务和过程步骤可以并入具有本文未详细描述的附加步骤或功能的更全面的程序或过程中。特别地，制造半导体器件和基于半导体的IC的各个步骤是众所周知的，因此，为简洁起见，许多常规步骤将在本文中仅简要提及，或将完全省略，而不提供众所周知的工艺细节。

现在转向与本发明的各方面更具体地相关的技术的概述，由于现代互补金属氧化物半导体(CMOS)技术中对更小器件轮廓的持续需求，由传统双镶嵌制造工艺产生的互连结构正在实现降低的性能特性。例如，随着的线宽缩放，自对准通孔的能力降低。例如，自对准通孔的一侧或多侧可能变得不对准并且相对于金属线的上表面和/或下表面重叠，从而导致通孔与金属线或金属带之间的接触面积减小。这种未对准导致金属线和通孔之间的电阻率增加，这最终降低了互连结构的性能。因此，仍然需要一种能够提供满足减小的结构轮廓需求同时还实现减小的线至通孔电阻的互连结构的制造方法。

因此，本领域需要解决上述问题。

发明内容

从第一方面来看，本发明提供了一种制造互连结构的方法，该方法包括：在衬底的上表面上形成沿第一方向延伸的第一导电带；在衬底上沉积层间电介质(ILD)材料以覆盖第一导电带，并蚀刻ILD材料以暴露第一导电带的上表面；在ILD材料的上表面上形成第二导电带，使得第二导电带沿与第一方向相反的第二方向延伸且横跨第一导电带；以及使第一导电带的位于第二导电带的相对侧上的暴露部分凹陷，同时保留第一导电带的被第二导电带覆盖的被覆盖部分，以在第一导电带与第二导电带之间形成完全对准的通孔(FAV)。

从又一方面来看，本发明提供一种互连结构，包括：衬底上的层间电介质(ILD)，ILD具有沿第一方向延伸穿过ILD的空腔；在衬底上形成并且在空腔内的第一导电带，第一导电带沿第一方向延伸并且横跨衬底的上表面；在ILD的上表面上的第二导电带，第二导电带沿与第一方向相反的第二方向延伸；以及在第一导电带与第二导电带之间延伸的完全对准的通孔(FAV)，其中，FAV的所有侧与第一导电带的相对侧和第二导电带的相对侧共面，使得FAV与第一导电带和第二导电带完全对准。

从另一方面来看，本发明提供一种形成互连结构的方法，所述方法包括：在衬底的上表面上形成沿第一方向延伸的多个第一层导电带；在衬底上沉积层间电介质材料以覆盖第一层导电带，并蚀刻ILD以暴露第一层导电带的上表面；在ILD的上表面上形成多个第二层导电带，使得第二层导电带沿与第一方向相反的第二方向延伸且横跨第一层导电带；以及使位于第二层导电带中的每个的相对侧上的第一层导电带的暴露部分凹陷，同时保留被第二层导电带覆盖的第一层导电带的被覆盖部分，以在第一层导电带与第二层导电带之间形成多个完全对准的通孔(FAV)。