[发明专利]包含线接合和直接芯片附接的堆叠裸片封装以及相关方法、装置和设备在审
申请号: | 202080058403.5 | 申请日: | 2020-06-03 |
公开(公告)号: | CN114258588A | 公开(公告)日: | 2022-03-29 |
发明(设计)人: | 藤澤宏樹;R·K·邦萨;桑原俊治;片桐光昭;伊佐聪 | 申请(专利权)人: | 美光科技公司 |
主分类号: | H01L25/065 | 分类号: | H01L25/065;H01L21/48;H01L23/31;H01L23/48;H01L23/528 |
代理公司: | 北京律盟知识产权代理有限责任公司 11287 | 代理人: | 王龙 |
地址: | 美国爱*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 包含 接合 直接 芯片 堆叠 封装 以及 相关 方法 装置 设备 | ||
描述了在堆叠裸片封装中使用线接合件和直接芯片附接(DCA)特征的系统、设备和方法。堆叠裸片封装包含衬底和竖直堆叠在所述衬底上方的至少第一半导体裸片和第二半导体裸片。第一半导体裸片的有源表面面向所述衬底的上表面,且所述第一半导体裸片通过直接芯片附接DCA特征可操作地耦合到所述衬底。所述第二半导体裸片的背侧表面面向所述第一半导体裸片的背侧表面。所述第二半导体裸片通过在其有源表面与所述衬底的所述上表面之间延伸的线接合件可操作地耦合到所述衬底。
本申请要求2019年6月10日申请的第16/468,168号美国专利申请的申请日的权益,所述美国专利申请为“包含线接合和直接芯片附接的堆叠裸片封装以及相关方法、装置和设备(Stacked Die Package Including Wire Bonding and Direct Chip Attachment,and Related Methods,Devices and Apparatuses)”。
技术领域
本公开的实施例涉及一种包含线接合和引导芯片附接(DCA)的堆叠裸片封装,且更具体地说,涉及一种配置成经由堆叠裸片封装的衬底在堆叠裸片封装的主裸片与从裸片之间传送信号的堆叠裸片封装。其它实施例涉及形成堆叠裸片封装的方法以及相关存储器模块、存储器装置、半导体装置和系统,所述堆叠裸片封装包含经由DCA特征耦合到衬底的主裸片和经由线接合耦合到衬底的一或多个从小片。
背景技术
堆叠半导体封装(例如,3D集成电路)包含多个竖直堆叠的半导体小片。在许多情况下,堆叠半导体裸片封装中的半导体小片可通过硅穿孔(TSV)可操作地耦合在一起。
在用于组装在堆叠半导体封装中的半导体裸片中形成TSV的过程增加了堆叠半导体封装的成本。在堆叠半导体封装中形成TSV的过程与形成堆叠半导体封装的其它具成本效益的过程不兼容。另外,利用TSV降低这种半导体裸片的“阵列效率”(即,可在裸片的有源表面上制造的存储器阵列大小的%)。
附图说明
图1为根据本公开的各种实施例的包含数个存储器装置的存储器系统的框图。
图2为根据本公开的各种实施例的存储器装置的框图。
图3A为使用常规TSV互连件的堆叠裸片封装的框图。
图3B根据本公开的各种实施例的使用DCA特征和线接合作为互连件的堆叠裸片封装的框图。
图4为根据本公开的各种实施例的堆叠裸片封装中的主裸片的顶表面的视图。
图5为根据本公开的各种实施例的使用DCA特征和线接合作为互连件的堆叠裸片封装的框图。
图6为说明根据本公开的各种实施例的形成堆叠存储器装置的实例方法的流程图。
图7为说明根据本公开的各种实施例的经由衬底在存储器裸片之间传输信号的实例方法的流程图。
图8为根据本公开的各种实施例的半导体装置的简化框图。
图9为根据本公开的各种实施例的电子系统的简化框图。
具体实施方式
如上文所描述,在堆叠半导体裸片封装中使用硅穿孔(TSV)不合需要地增加堆叠半导体裸片封装的成本。
此外,使用TSV禁止替代具成本效益的过程的使用(例如,直插式重布线层(iRDL))且还降低堆叠小片的阵列效率。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于美光科技公司,未经美光科技公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202080058403.5/2.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类