[发明专利]同步多个数字/模拟转换器的输出端处的模拟数据的方法

权利要求书

1.一种用于在公共参考时钟(Clk)的有效边沿上同步多个数字/模转换器(DAC、DAC1、DAC2、DACI)的输出端处的模拟数据(Data_ana1、Data_ana2、Data_anaI)的方法，所述转换器包括至少一个转换核(C、C1、C2)，其特征在于，该方法包括以下步骤：

a)向所述多个转换器中的至少一个转换器提供由控制单元(UC)发出的外部同步信号(SYNC_ext)，并向所述多个转换器提供所述公共参考时钟的时钟信号；

b)在所述多个转换器的每个转换器内，从所述外部同步信号产生内部同步信号(SYNC_int、SYNC_int1、SYNC_int2、SYNC_intl)，从而使所有所述内部同步信号在所述公共参考时钟的有效边沿上对齐；

c)通过所述多个转换器的每个转换器内部的至少一个电子电路产生开始信号(START1、START2、STARTI)，该开始信号代表所述控制单元开始在所述多个转换器的每个核上发送数字数据(Data_num1、Data_num2、Data_numl)，并计数所述开始信号的产生与所述多个转换器的每个核的所述内部同步信号的产生之间的时钟行程数；

d)对所述多个转换器的每个核i施加延迟Ri(R1、R2、RI)，该延迟等于所述步骤c)中计数的最高数量与所述步骤c)中计数的所述核i的数量之差，i是1与所述多个转换器的核的数量之间的整数。

2.根据权利要求1所述的用于同步模拟数据的方法，其中，所述内部同步信号是在步骤b)中通过对所述外部同步信号进行重新采样产生的。

3.根据前述权利要求中的任一项所述的用于同步模拟数据的方法，其中，所述多个转换器的所述转换器形成所述外部同步信号的串行传输链路，且步骤a)还包括：

-在所述多个转换器的每个转换器中将同步电路(CS、CS1、CS2、CSI)初始化，所述同步电路包括限定为参考时钟边沿的极性的至少一个极性参数，用于检测所述转换器的所述同步电路的所述输入端处的信号、所述参考时钟有效边沿的极性或相反极性；和

步骤b)还包括：

-在参考时钟边沿上，检测每个转换器的所述同步电路的所述输入端处的同步信号(SYNC_ext、SYNC_int1、SYNC_int2)，该同步信号的极性由所述同步电路的所述极性参数值限定；以及

-在随后的有效边沿上对齐检测到的信号，以便在所述转换器的所述同步电路的所述输出端处提供在参考时钟有效边沿上对齐的内部同步信号(SYNC_int1、SYNC_int2、SYNC_intl)。