[发明专利]同步多个数字/模拟转换器的输出端处的模拟数据的方法

说明书

一种用于在公共参考时钟(Clk)的有效边沿上同步多个数字/模转换器(DAC)的输出端处的模拟数据(Data_ana1、Data_ana2)的方法，所述转换器包括至少一个转换核(C1、C2)，该方法包括以下步骤：a)向至少一个转换器提供外部同步信号(SYNC_ext)，并向所述多个转换器提供所述公共参考时钟的信号；b)在每个转换器内，产生内部同步信号(SYNC_int)，从而使所有所述内部同步信号在所述公共参考时钟的有效边沿上对齐；c)对于每个转换器，产生开始信号(START1、START2)，该开始信号代表开始发送数字数据，并计数时钟行程数直到产生内部同步信号；d)对每个转换器核施加延迟Ri(R1、R2)，该延迟等于所述步骤c)中计数的最高数量与计数的所述核的数量之差。本发明还涉及一种用于实施此方法的装置。

技术领域

本发明涉及一种用于在公共参考时钟的同一有效边沿上同步多个数字/模拟转换器的输出端处的模拟数据的方法。本发明还涉及一种用于在公共参考时钟的有效边沿上同步多个数字/模拟转换器的输出端处的模拟数据以实现本发明的方法的装置。

背景技术

对于某些应用，如矩阵天线或MIMO(多输入、多输出)天线，使用多个数字/模拟转换器以及在串行链路中输入的数字数据，有必要使转换器相互同步。

为此，提供给转换器的同步信号首先可以使转换器的内部时钟相互同步。考虑到转换器的高采样频率(从1到几千兆赫)，同步信号必须非常快，也就是几皮秒，而且必须在比转换器的时钟周期小得多的时间窗口内发生。

其次，有必要使到达转换器输入端的数据彼此对齐。然而，信号在电子卡的轨道上的传播时间是6ps/mm的量级。为了使在转换器输入端处提供的所有数字数据在同一时间到达所有转换器上，因此，有必要调整传输这些数据的轨道的长度。对于某些应用，组件之间的物理距离使得这种轨道长度对齐很困难，甚至是不可能。

为了克服这个问题，存在各种解决方案来同步转换器，不管通往不同转换器的轨道的长度如何。

第一个解决方案包括向所有转换器发送同相位的同步脉冲，其分布的设计是为了获得适合每个转换器的传播时间，以便使转换器的分频器将被初始化的有效时钟边沿相匹配。也就是说，成对的有效时钟边沿都将相隔参考时钟的周期数，该周期数是N的倍数：0、N、2N、...。一切都由每个转换器上的参考时钟和同步信号的分布路径的设计决定。这需要精确评估每个转换器上的传播时间。当工作频率较低时，第一种解决方案很容易实施，但当工作频率大于100MHz时，评估传播时间并遵守时间限制就变得越来越困难。

其他解决方案修改了采样时钟，其效果是由于抖动问题导致该时钟的信号下降，从而导致转换器的性能下降。

一些解决方案使用采样频率的细分以及转换器和控制同步信号的电子电路之间的主/从系统，以产生转换器之间的同步。尽管如此，它们限制了系统的温度耐受性，并使系统中的时钟管理变得复杂。

发明内容

本发明的目的是克服现有技术的上述缺点；更具体地说，本发明的目的是提出一种解决方案，使得能够在对所有转换器公共的时钟的同一有效边沿上同步数字/模拟转换器的输出端处的模拟数据，该同步在转换器内部进行。

因此，本发明的一个主题是一种用于在公共参考时钟的有效边沿上同步多个数字/模转换器的输出端处的模拟数据的方法，所述转换器包括至少一个转换核，其特征在于，该方法包括以下步骤：

a)向所述多个转换器中的至少一个转换器提供由控制单元发出的外部同步信号，并向所述多个转换器提供所述公共参考时钟的时钟信号；

b)在所述多个转换器的每个转换器内，从所述外部同步信号产生内部同步信号，从而使所有所述内部同步信号在所述公共参考时钟的有效边沿上对齐；