[发明专利]非线性反馈移位寄存器

权利要求书

1.一种使用非线性反馈移位寄存器(NLFSR)来生成对于n个级具有至少接近最大长度的伪随机序列的方法，其中，最大长度是2ⁿ-1，所述方法包括：

选择n，其中，n要求最大长度线性反馈移位寄存器中的两个以上的抽头；以及

使用仅第一逻辑门和第二逻辑门的反馈逻辑运算为所选择的n级寄存器生成伪随机序列，

其中，两个合适的非端抽头是所述第一逻辑门的输入，

其中，所述第一逻辑门的输出和端抽头是所述第二逻辑门的输入，并且

其中，所述第二逻辑门的输出用作对所述n级寄存器的第一级的反馈。

2.根据权利要求1所述的方法，其中，所述第一逻辑门选自由OR门和NAND门组成的组，其中，所述第二逻辑门是XOR门。

3.根据权利要求1所述的方法，其中，所述第一逻辑门是AND门，并且所述第二逻辑门是XNOR门。

4.根据权利要求1所述的方法，其中：

对于一些n，通过两个合适的非端抽头获得最大长度序列，并且

对于其他一些n，使用两个合适的非端抽头获得接近最大长度的序列。

5.根据权利要求1所述的方法，所述方法进一步包括：

通过基于所述级数n识别提供所述n级寄存器的至少接近最大长度序列的对组合，来获得一个或多个合适的非端抽头对。

6.根据权利要求5所述的方法，其中，获得所述一对或多对非端抽头包括：

确定包括第一非端抽头A和第二非端抽头B的第一合适的非端抽头对；以及

获得第二合适的非端抽头对作为所述n级寄存器中所述第一合适的非端抽头对的镜像，其中抽头序列[n，A，B]镜像到[n，n-B，n-A]。

7.根据权利要求5所述的方法，其中，获得所述一对或多对非端抽头包括使用在三个抽头上操作的搜索程序：所述端抽头和两个非端抽头，使用除了全零之外的逻辑操作的每个组合，受到1和0同样可能的优化限制。

8.根据权利要求7所述的方法，其中，所述搜索程序将所述寄存器初始化为除全零以外的值，并且运行所述寄存器最多2ⁿ次，直至生成为重复的寄存器状态，其中，所述序列的长度是从看到状态的第一时机到看到所述状态的第二时机的多个状态。

9.根据权利要求8所述的方法，其中，对于一组抽头的近最大长度序列，所述搜索程序：

确定到目前为止看到的状态的数量是否是2^n-1或更多；

如果所见的状态的数量是2^n-1或更多，则发现的最长序列是针对该抽头集合可能的最长序列；

如果所看到的状态的数量小于2^n-1，则选择新状态，再次生成序列，并测量长度；以及

重复这些步骤，直到看到所有状态或未看见状态的数目小于发现的最长序列的长度。

10.一种用于生成对于n个级具有至少接近最大长度的伪随机序列的非线性反馈移位寄存器(NLFSR)，其中，最大长度是2ⁿ-1，包括：

n级寄存器，其中在最大长度线性反馈移位寄存器中n需要两个以上抽头；

第一逻辑门，具有两个输入端，每个输入端连接至所述n级寄存器的非端抽头；以及具有两个输入端的第二逻辑门，第一输入端连接至该第一逻辑门的输出端并且第二输入端连接至该n级寄存器的端抽头，

其中所述第二逻辑门的输出用作对所述n级寄存器的第一级的反馈。

11.根据权利要求10所述的NLFSR，其中所述第一逻辑门选自由OR门及NAND门组成的群组，且所述第二逻辑门为XOR门。

12.根据权利要求10所述的NLFSR，其中所述第一逻辑门是AND门，且所述第二逻辑门是XNOR门。