[发明专利]电路基板、电路基板的制造方法和电子设备在审
申请号: | 202080062185.2 | 申请日: | 2020-06-03 |
公开(公告)号: | CN114342574A | 公开(公告)日: | 2022-04-12 |
发明(设计)人: | 平野伸;饭田宪司;中川隆;高野宪治 | 申请(专利权)人: | 富士通互连技术株式会社 |
主分类号: | H05K3/46 | 分类号: | H05K3/46;H05K1/14 |
代理公司: | 北京三友知识产权代理有限公司 11127 | 代理人: | 褚瑶杨;庞东成 |
地址: | 日本长野*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 路基 制造 方法 电子设备 | ||
包括下述工序:在具有已固化的第1绝缘性基材(1)和以图案状形成于第1绝缘性基材(1)的第1表面(1A)的金属层(2)的第1层积体中的第1绝缘性基材(1)的与第1表面(1A)相反一侧的第2表面上(1B),依次重叠非已固化的第2绝缘性基材(6)和树脂膜(7)并进行热压接,得到第2层积体的工序;从第2层积体的树脂膜(7)侧,在树脂膜(7)、第2绝缘性基材(6)和第1绝缘性基材(1)形成到达金属层(3)的孔(8)后,向孔(8)中填充导电性糊料(9),进而剥离树脂膜(7),得到第3层积体(100)的工序;和按照一个第3层积体(100)的金属层(2)与另一第3层积体(100)的孔(8)的开口部相向的方式将一个第3层积体(100)与另一第3层积体(100)重叠并进行热压接的工序。
技术领域
本发明涉及电路基板、电路基板的制造方法和电子设备。
背景技术
以往,为了将电子部件紧凑地组装到电子设备中,通常广泛使用了印刷线路板等电路基板。印刷线路板是根据电子电路图案对贴合于层积板的铜箔进行了蚀刻而得的,难以高密度地封装电子部件,但在成本方面是有利的。
另一方面,随着对于电子设备的小型化、高性能化、低价格化等要求,电路基板的电子电路的微细化、多层化和电子部件的高密度封装化快速发展,对于电路基板,正在积极研究多层印刷线路板。
在制造作为具有多层结构的电路基板的多层印刷线路板时,利用粘接层使形成有布线图案的2个以上的绝缘性基材贴合。但是,粘接层在所制造的多层印刷线路板中是不需要的材料。
现有技术文献
专利文献
专利文献1:日本特开2006-66738号公报
专利文献2:日本特开2009-76699号公报
专利文献3:US2011-0289774号公报
发明内容
发明所要解决的课题
所公开的技术的目的在于提供一种不使用粘接层而能够制造多层结构的电路基板的电路基板的制造方法、不具有用于形成多层结构的粘接层的多层结构的电路基板以及具有上述电路基板的电子设备。
用于解决课题的手段
在一个方式中,本发明的电路基板的制造方法包括下述工序:
在具有已固化的第1绝缘性基材和以图案状形成于上述第1绝缘性基材的第1表面的金属层的第1层积体中的上述第1绝缘性基材的与上述第1表面相反一侧的第2表面上,依次重叠非已固化的第2绝缘性基材和树脂膜并进行热压接,得到第2层积体的工序;
从上述第2层积体的上述树脂膜侧,在上述树脂膜、上述第2绝缘性基材和上述第1绝缘性基材形成到达上述金属层的孔后,向上述孔中填充导电性糊料,进而剥离上述树脂膜,得到第3层积体的工序;和
按照一个上述第3层积体的上述金属层与另一上述第3层积体的上述孔的开口部相向的方式将一个上述第3层积体与另一上述第3层积体重叠并进行热压接的工序。
在另一方式中,本发明的电路基板具有2个以上层积体,该层积体具有:已固化的第1绝缘性基材;以图案状形成于上述第1绝缘性基材的第1表面的金属层;配置于上述第1绝缘性基材的与上述第1表面相反一侧的第2表面的已固化的第2绝缘性基材;和从上述第2绝缘性基材的与上述第1绝缘性基材侧相反一侧的表面形成至到达上述金属层的通孔,
在2个以上上述层积体中,一个上述层积体与另一上述层积体位于一个上述层积体的上述金属层与在另一上述层积体的上述第2绝缘性基材的表面露出的通孔相向的位置。
在另一方式中,本发明的电子设备具有所公开的电路基板和电子部件。
发明的效果
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于富士通互连技术株式会社,未经富士通互连技术株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202080062185.2/2.html,转载请声明来源钻瓜专利网。