[发明专利]半导体装置在审
申请号: | 202080064590.8 | 申请日: | 2020-09-11 |
公开(公告)号: | CN114514617A | 公开(公告)日: | 2022-05-17 |
发明(设计)人: | 河野宪司 | 申请(专利权)人: | 株式会社电装 |
主分类号: | H01L29/423 | 分类号: | H01L29/423;H01L29/06;H01L29/808;H01L29/78 |
代理公司: | 永新专利商标代理有限公司 72002 | 代理人: | 朴勇 |
地址: | 日本*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体 装置 | ||
1.一种半导体装置,具有栅极(15、116),其特征在于,具备:
源电极(25、120);
漏电极(26、121);以及
所述栅极,该栅极控制在所述源电极与所述漏电极之间流过的电流;
若将所述栅极与所述漏电极之间的电容设为第一电容(Cgd),将所述栅极与所述源电极之间的电容设为第二电容(Cgs),将所述第一电容与所述第二电容之和设为第三电容(Ciss),
并且将用电流变化率(dI/dt)规定的第一开关损耗(Et(dI/dt))与用电压变化率(dV/dt)规定的第二开关损耗(Et(dV/dt))之和设为总开关损耗(Esum),
则所述第一电容相对于所述第三电容的电容比(Cgd/Ciss)被设为所述总开关损耗低于规定阈值的比。
2.根据权利要求1所述的半导体装置,其中,
若将Vd设为电源电压,将Id设为动作电流,将Vm设为栅极米勒电位,将Vth设为栅极的阈值电压,将gm设为Id/(Vm-Vth),则所述电容比被设为下述数学式1以上且下述数学式2以下:
[数学式1]
Cgd/Ciss=Id/(gm×Vd)
[数学式2]
Cgd/Ciss=dI/dt/(gm×dV/dt)。
3.根据权利要求2所述的半导体装置,其中,
所述电容比被设为下述数学式3:
[数学式3]
Cgd/Ciss=1/gm×{(Id/Vd)×(dI/dt)/(dV/dt)}1/2。
4.根据权利要求1~3中任一项所述的半导体装置,其中,具有:
第一导电型的漂移层(13);
第一导电型的沟道层(14),该第一导电型的沟道层(14)配置于所述漂移层上;
第一导电型的源极层(17),该第一导电型的源极层(17)形成于所述沟道层的表层部,且杂质浓度比所述沟道层高;
作为所述栅极的第二导电型的栅极层(15),该第二导电型的栅极层(15)在所述沟道层中形成得比所述源极层深;
第一导电型的漏极层(11),该第一导电型的漏极层(11)隔着所述漂移层而配置于与所述源极层相反的一侧;
所述源电极,该源电极与所述源极层电连接;
所述漏电极,该漏电极与所述漏极层电连接;以及
屏蔽层(18),该屏蔽层(18)配置于所述栅极层与所述漏电极之间,且与所述源电极电连接;
所述栅极层及所述屏蔽层被设为满足所述电容比的结构。
5.根据权利要求1~3中任一项所述的半导体装置,其中,具备:
第一导电型的漂移层(112);
第二导电型的沟道层(113),该第二导电型的沟道层(113)配置于所述漂移层上;
第一导电型的源极层(117),该第一导电型的源极层(117)形成于所述沟道层的表层部,且杂质浓度比所述漂移层高;
栅极绝缘膜(115),该栅极绝缘膜(115)配置于夹在所述源极层和所述漂移层之间的所述沟道层的表面;
作为所述栅极的栅电极(116),该栅电极(116)配置于所述栅极绝缘膜上;
第一导电型的漏极层(111),该第一导电型的漏极层(111)隔着所述漂移层而配置于与所述沟道层相反的一侧;
所述源电极,该源电极与所述沟道层及所述源极层电连接;以及
所述漏电极,该漏电极与所述漏极层连接;
在所述沟道层,在所述表层部形成有与所述源电极电连接的第二导电型的接触层(118),
所述栅电极及所述接触层被设为满足所述电容比的结构。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于株式会社电装,未经株式会社电装许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202080064590.8/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类