[发明专利]半导体装置

说明书

具备源电极、漏电极和控制在源电极与漏电极之间流过的电流的栅极。并且，若将栅极与漏电极之间的电容设为第一电容Cgd，将栅极与源电极之间的电容设为第二电容Cgs，将第一电容Cgd与第二电容Cgs之和设为第三电容Ciss，将用电流变化率dI/dt规定的第一开关损耗Et(dI/dt)与用电压变化率dV/dt规定的第二开关损耗Et(dV/dt)之和设为总开关损耗Esum，则第一电容Cgd相对于第三电容Ciss的电容比Cgd/Ciss被设为总开关损耗Esum低于规定阈值的比。

相关申请的交叉引用

本申请是基于2019年9月17日提交的日本专利申请第2019-168543号的申请，在此通过参照来整合其记载内容。

技术领域

本公开涉及具有栅极的半导体装置。

背景技术

作为用于逆变器、DC/DC转换器等的开关元件，从以往就提出了具有栅极的半导体装置(例如，参照非专利文献1)。具体而言，该半导体装置被设为具有栅极、源极、漏极的结构。并且，在该半导体装置中，构成为能够通过削减米勒电荷Qgd来降低开关损耗。

现有技术文献

非专利文献

非专利文献1：Syotaro Ono、Yoshihiro Yamaguchi、Yusuke Kawaguchi、AkioNakagawa、30V Sub-micron Shallow Junction Planar-MOSFET for DC-DC Converters、Proceedings of 2004International Symposium on Power Semiconductor DevicesICs,Kitakyushu,pp.401-404(参考译文：Syotaro Ono、Yoshihiro Yamaguchi、YusukeKawaguchi、Akio Nakagawa,用于DC-DC转换器的30V亚微米浅结平面MOSFET,《2004年国际功率半导体器件与集成电路研讨会论文集》,北九州,pp.401-404)

发明内容

然而，在上述半导体装置中，在降低了米勒电荷Qgd的情况下，米勒时间变小，因此漏极电压变化的时间也变短。并且，在上述半导体装置中，随着漏极电压变化的时间变短，dV/dt浪涌变大。因此，在上述半导体装置被组装到构成逆变器等的系统中的情况下，担心噪声或浪涌所致的系统损坏。

本公开的目的在于提供能够降低开关损耗同时抑制损坏的半导体装置。

根据本公开的一个观点，半导体装置具备：源电极；漏电极；以及栅极，该栅极控制在源电极与漏电极之间流过的电流；若将栅极与漏电极之间的电容设为第一电容，将栅极与源电极之间的电容设为第二电容，将第一电容与第二电容之和设为第三电容，将用电流变化率规定的第一开关损耗与用电压变化率规定的第二开关损耗之和设为总开关损耗，则第一电容相对于第三电容的电容比被设为总开关损耗低于规定阈值的比。

据此，由于以总开关损耗为规定量以下的方式构成，因此能够降低开关损耗，同时能够抑制组装到构成逆变器等的系统中的情况下该系统损坏。

另外，对各构成要素等标注的带括号的附图标记表示该构成要素等与后述实施方式所记载的具体构成要素等的对应关系的一例。

附图说明

图1是第一实施方式的半导体装置的俯视图。

图2是沿着图1中的II－II线的剖视图。

图3是沿着图1中的III－III线的剖视图。

图4是表示分离层的深度与电容比的关系的模拟结果。

图5是表示电容比与开关损耗的关系的图。

图6是第二实施方式的半导体装置的剖视图。

具体实施方式