[发明专利]三维逻辑器件的反向触点和硅化物工艺

说明书

在衬底上形成第一晶体管的第一源极/漏极(S/D)结构，并且其位于第一晶体管的第一沟道结构的第一端处。在第一S/D结构的表面上沉积第一替代硅化物层，并且其由第一电介质制成。形成第二电介质以覆盖第一替代硅化物层和第一S/D结构。随后在第二电介质中形成第一互连开口，以露出第一替代硅化物层。用第一替代互连层填充第一互连开口，其中，该第一替代互连层由第三电介质制成。进一步地，对衬底执行热处理。去除第一替代互连层和第一替代硅化物层。在第一S/D结构的表面上形成第一硅化物层。

相关申请的交叉引用

本申请要求于2019年9月27日提交的美国临时专利申请号62/907,107和2020年9月2日提交的美国非临时专利申请号17/010,491的提交日期的优先权和权益，这些申请通过援引以其全部内容并入本文。

技术领域

本披露内容涉及集成电路和微电子器件的制造。

背景技术

在制造半导体器件时(尤其是在微观尺度上)，执行各种制造工艺，比如成膜沉积、刻蚀掩模创建、图案化、光刻胶显影、材料刻蚀和去除以及掺杂处理。重复执行这些工艺以在衬底上形成期望的半导体器件元件。从历史上看，已经利用微细加工在一个平面上创建晶体管，并在上方形成接线/金属化层，并且因此，这被表征为二维(2D)电路或2D制造。虽然微缩工作已经极大地增加了2D电路中每单位面积的晶体管数量，但是随着微缩进入纳米级半导体器件制造节点，微缩工作也将面临更大的挑战。半导体器件加工商已经表达出对晶体管堆叠在彼此的顶部之上的三维(3D)半导体器件的期望。3D半导体器件的制造提出了与微缩、制造后处理以及3D制造工艺的其他方面相关联的许多新的且独特的挑战。

发明内容

尽管关键尺寸微缩不可避免地出现饱和，但是3D集成被视为是继续进行半导体微缩的可行选择。当由于制造的易变性以及静电器件的限制而导致接触栅极节距达到其微缩极限时，二维晶体管密度微缩就会停止。即使是有朝一日能够克服这些接触栅极节距微缩限制的实验性新晶体管设计(比如垂直沟道环栅晶体管)，也不能保证使半导体微缩回到正轨，因为电阻、电容和可靠性问题限制了线节距微缩，从而限制了晶体管可以被布线到电路中的密度。

3D集成(即，多个器件的垂直堆叠)旨在通过在体积而非面积方面增大晶体管密度来克服这些微缩限制。随着3D NAND的采用，闪速存储器行业已经成功地示范和实施了这一想法。例如在CPU或GPU产品中使用的主流CMOS VLSI微缩正在探索采用3D集成作为推动半导体蓝图向前发展的主要手段，并且因此需要支持技术。

替换金属栅极(RMG)模块集成已成功用于半导体制造。在RMG工艺中，首先使用多晶硅或非晶硅来形成预期的金属栅极。使用这些临时材料使得能够在器件的源极侧和漏极侧上进行高温热处理。如果已经使用期望的或最终的逸出功金属(WFM)形成了金属栅极，则这种热处理通常可能会损坏期望的金属栅极材料。损坏可能包括造成器件上的显著阈值电压偏移。因此，RMG工艺保留具有牺牲材料或临时材料的“虚设”栅极，比如多晶硅或非晶硅结构。在虚设栅极就位的情况下，可以执行若干高温热处理。例如，源极和漏极外延预清洁和反应器加热通常在750℃至780℃范围内进行。源极和漏极外延生长通常在500℃与800℃之间执行(取决于Ge含量和掺杂物质的原位性质)。可以使用激光尖峰退火(LSA)来执行源极和漏极掺杂剂激活，该激光尖峰退火在800℃到高达1250℃的温度范围内进行，其持续时间在从亚毫秒到整秒的持续时间范围内。

在RMG工艺集成中，对于PMOS，源极和漏极结构通常由掺杂硼的SiGe构成，并且对于NMOS，通常由掺杂磷和/或砷的硅构成。然后用给定的电介质刻蚀停止层(CESL)来“覆盖(cap)”这些源极和漏极结构，从而在通过其中包含源极和漏极结构的预金属化电介质来形成通孔到漏极触点时保护硅外延表面不被氧化，并提供刻蚀停止层以防止损坏源极和漏极区域。在这种集成流程中，对热处理非常敏感的工艺可以最后执行。