[发明专利]超低剖面堆叠RDL半导体封装件

说明书

公开了超低剖面堆叠RDL半导体封装件。本文所述的具有堆叠RDL的半导体封装件的示例可以包括例如第一RDL和第二RDL，该第一RDL包括耦接到第二RDL的多个RDL层，该第二RDL包括使用铜柱和底部填充剂代替常规衬底的多个RDL层。本文的示例可以使用RDL代替衬底以实现更小的设计特征尺寸(x、y尺寸减小)、更薄的铜层和更少的金属使用(z尺寸减小)、在封装的任一侧附接半导体管芯和表面安装器件(SMD)的灵活性以及更少数量的构建RDL层。

优先权要求

本专利申请要求2019年10月2日提交的名称为“超低剖面堆叠RDL半导体封装件(ULTRA-LOW PROFILE STACKED RDL SEMICONDUCTOR PACKAGE)”的申请第16/591,374号的优先权，并且该申请被转让给本申请的受让人，并在此通过引用明确并入本文。

技术领域

本公开总体上涉及半导体封装件，并且更具体地但不排他性地涉及具有堆叠再分布层(RDL)的半导体封装件。

背景技术

半导体和半导体封装件在电子设备中变得越来越普遍。随着半导体封装件使用的增加，整体封装高度和性能成为更重要的设计方面。当前的趋势是减少这些半导体封装件所占用的空间，同时增加不同类型的半导体管芯和表面安装器件的数量，这在不牺牲性能改进的情况下对封装的尺寸施加了更多的限制。例如，常规的半导体封装件具有由其上安装逻辑器件的衬底规定的封装高度的很大一部分。使用用于封装的逻辑器件之间的安装和信号分布的衬底导致包括增加封装件高度的缺陷。

因此，需要克服包括在此提供的方法、系统和装置的常规方案的不足的系统、装置和方法。

发明内容

下面呈现与本文公开的装置和方法相关联的一个或多个方面和/或示例有关的简化概述。因此，以下概述不应被视为与所有预期的方面和/或示例有关的广泛概述，也不应将以下概要视为识别与所有预期的方面和/或示例有关的关键或重要元素或描绘与任何特定方面和/或示例相关联的范围。因此，以下概述的唯一目的是以简化的形式呈现与本文公开的装置和方法有关的一个或多个方面和/或示例的某些概念，以先于下面呈现的详细描述。

在一个方面，半导体封装件包括：第一再分布层(RDL)，其中，第一RDL包括n个层；第二RDL，其中，第二RDL包括m个层；连接层，耦接到第一RDL的第一侧和第二RDL的第一侧；第一表面安装器件(SMD)，耦接到第一RDL的与第一RDL的第一侧相对的第二侧；以及第二SMD，耦接到第二RDL的与第二RDL的第一侧相对的第二侧。

在另一方面，半导体封装件包括：用于路由信号的第一再分布装置，其中，第一再分布装置包括n个层；用于路由信号的第二再分布装置，其中，第二再分布装置包括m个层；连接装置，用于连接耦接到第一再分布装置的第一侧和第二再分布装置的第一侧的层；第一表面安装器件(SMD)，耦接到第一再分布装置的与第一再分布装置的第一侧相对的第二侧；以及第二SMD，耦接到第二再分布装置的与第二再分布装置的第一侧相对的第二侧。

在又一方面，用于组装半导体封装件的方法包括：将第一表面安装器件(SMD)附接在第一再分布层(RDL)的第二侧，其中，第一RDL包括n个层；将第二SMD附接在第二RDL的第二侧，其中，第二RDL包括m个层；以及将连接层耦接到第一RDL的与第一RDL的第二侧相对的第一侧和第二RDL的与第二RDL的第二侧相对的第一侧。

基于所附附图和详细描述，与本文公开的装置和方法相关联的其他特征和优点对于本领域技术人员将是显而易见的。

附图说明

当结合仅用于说明而不是限制本公开而呈现的所附附图考虑时，通过参考以下详细描述，将容易获得本公开的各个方面的更完整的理解及其许多伴随的优点，因为本公开的各个方面的更完整的理解及其许多伴随的优点变得更好地理解，并且在附图中：