[发明专利]半导体集成电路装置

说明书

终端单元(C11)包括：在Y方向上分别形成在与纳米片(22a、23a)相同的位置处的纳米片(122a、123a)、和分别包围纳米片(122a、123)的Y方向上的外周的虚设栅极布线(143、146)。纳米片(22a、122a)的Y方向上的一侧的面分别从栅极布线(41)及虚设栅极布线(142)露出。纳米片(23a、123a)的Y方向上的一侧的面分别从栅极布线(43)及虚设栅极布线(146)露出。

技术领域

本公开涉及一种包括标准单元(以下亦适当地简称为单元)的半导体集成电路装置，该标准单元包含纳米片FET(Field Effect Transistor：场效应晶体管)。

作为在半导体基板上形成半导体集成电路的方法，已知有标准单元方式。标准单元方式是指：通过事先将具有特定逻辑功能的基本单元(例如反相器、锁存器、触发器、全加器等)作为标准单元准备好，将多个标准单元布置在半导体基板上，用布线将这些标准单元连接起来，这样来设计LSI(大规模集成电路)芯片。

LSI的基本构成要素即晶体管通过缩小栅极长度(按比例缩小：scaling)而实现了集成度的提高、工作电压的降低以及工作速度的提高。但是，近年来，出现的问题是过度地按比例缩小会引起截止电流，截止电流又会引起功耗显著增大。为解决该问题，人们已开始积极对立体构造的晶体管进行研究，即让晶体管构造从现有的平面型变为立体型。纳米片FET(纳米线FET)作为立体构造晶体管之一而备受瞩目。

纳米片FET中得到提倡的是栅极电极呈叉形的叉片(fork sheet)晶体管。在非专利文献1中公开了使用了叉片晶体管的SRAM存储单元的版图，实现了半导体集成电路装置(半导体存储装置)的小面积化。

非专利文献1：P.Weckx et al.，“Stacked nanosheet fork architecture forSRAM design and device co-optimization toward 3nm”，2017 IEEE Internationa]Electron Devices Meeting(IEDM)，December 2017，IEDM17-505～508

发明内容

-发明要解决的技术问题-

在本说明书中，将栅极电极呈叉形的纳米片FET按照现有技术称为叉片晶体管。

此处，标准单元除了包含例如“与非门”、“或非门”等具有逻辑功能的单元(以下适当地称为逻辑单元)以外，还包含不具有逻辑功能的单元。不具有逻辑功能的单元例如有“终端单元”。“终端单元”是指无助于电路块的逻辑功能、用于使电路块终结的单元。通过布置终端单元，能够抑制位于比终端单元靠内侧的单元的版图图案的完成形状的偏差，从而能够实现对半导体集成电路装置的制造偏差的抑制、成品率的提高、可靠性的提高。

迄今为止，尚未对使用了叉片晶体管的终端单元的构造、包含使用了叉片晶体管的终端单元的半导体集成电路装置的版图进行具体的研究。

本公开提供了一种半导体集成电路装置的版图，该半导体集成电路装置包含使用了叉片晶体管的终端单元。

-用以解决技术问题的技术方案-