[发明专利]用于在数字和模拟之间转换信号的电路

权利要求书

1.一种用于在数字和模拟之间转换信号的电路，所述电路包括：

处理器，被配置为提供或使用同步时钟信号；

转换器，被配置为使用转换器时钟信号在数字和模拟之间转换数据；

相位比较器，其中所述相位比较器被配置为确定所述同步时钟信号和所述转换器时钟信号之间的相位关系；和

数字信号处理器，耦接到所述相位比较器以接收关于所述相位关系的信息，其中所述数字信号处理器被配置为根据所述相位关系对在所述处理器和所述转换器之间交换的信号数据施加延迟，

其中所述同步时钟信号与所述转换器时钟信号之间存在预定的频率关系。

2.根据权利要求1所述的电路，其中所述电路被配置为基于关于所述同步时钟信号和所述转换器时钟信号的之间的相位关系的信息，判断与所述同步时钟信号在时间上同步的触发数字与模拟之间的数据转换的使能信号是在所述转换器时钟信号的上升沿还是下降沿被采样的，以获得与所述转换器时钟信号在时间上同步的使能信号。

3.根据权利要求2所述的电路，其中所述电路被配置为根据关于所述同步时钟信号和所述转换器时钟信号之间的相位关系的信息，在以下项之间进行选择：

第一模式，其中与所述同步时钟信号在时间上同步的触发数字与模拟之间的数据转换的使能信号在所述转换器时钟信号的第一边沿类型的边沿被采样，以获得中间信号，并且其中所述中间信号在所述转换器时钟信号的第二边沿类型的边沿被采样，以获得与所述转换器时钟信号在时间上同步的使能信号，以及

第二模式，其中与所述同步时钟信号在时间上同步的触发数字与模拟之间的数据转换的使能信号在所述转换器时钟信号的第二边沿类型的边沿被采样，以获得与所述转换器时钟信号在时间上同步的使能信号。

4.根据权利要求1至3中的一项所述的电路，其中，所述电路包括：

第一触发器电路，耦接到所述处理器以接收使能信号，其中所述第一触发器电路被配置为当所述相位关系指示所述同步时钟信号和所述转换器时钟信号之间的相位差的值在第一预定范围内时，在第一采样相位对所述使能信号进行采样，以获得采样信号；

信号选择器，耦接到所述处理器以接收所述使能信号并耦接到所述第一触发器电路以接收所述采样信号，其中所述信号选择器被配置为选择所接收的信号中的一个以获得选择信号；

第二触发器电路，耦接到所述信号选择器以接收所述选择信号，其中所述第二触发器电路被配置为当所述相位关系在第二预定范围内时在第二采样相位对所述使能信号进行采样；和

先进先出电路，耦接到所述数字信号处理器以接收所述信号数据，并经由延迟电路耦接到所述第二触发器电路以接收所述第二触发器电路的输出信号的延迟版本，其中所述先进先出电路将与采样的使能信号相关联的信号数据提供给所述转换器。

5.根据权利要求4所述的电路，其中所述选择器包括多路复用器，其中所述多路复用器基于关于所述相位关系的信息来选择输入信号之一。

6.根据权利要求1至5中的任一项所述的电路，其中，所述相位比较器包括相位数字转换器，其中所述相位数字转换器被配置为测量所述同步时钟信号和所述转换器时钟之间的相位差以用于确定所述相位关系。

7.根据权利要求1至6中的一项所述的电路，其中所述数字信号处理器被配置为抵消和/或至少部分地补偿所述同步时钟信号和所述转换器时钟信号之间的相位差。

8.根据权利要求7所述的电路，

其中所述数字信号处理器被配置为基于与所述同步时钟信号同步提供的一个或多个输入数据值，在由所述转换器时钟信号确定的时间网格中提供与转换时间相关联的滤波数据值；和/或

其中所述数字信号处理器被配置为基于在由所述转换器时钟信号确定的时间网格中定义的一个或多个数据值，提供与由所述同步时钟信号确定的时间轴对齐的滤波数据值。

9.根据权利要求7或8所述的电路，其中所述数字信号处理器使用有限冲激响应FIR滤波器。