[发明专利]采用替代N型FET源极/漏极(S/D)以避免或防止短路缺陷的鳍式场效应晶体管(FET)电路以及相关制造方法

说明书

公开了采用替代N型FET(NFET)源极/漏极(S/D)以防止短路缺陷的鳍式场效应晶体管(FET)电路及其形成方法。公开的用于形成FinFET电路的方法包括：形成两个P型epi‑S/D(406)，一个在P型扩散区域(410)中的鳍部上，一个在N型扩散区域(404)中的鳍部上；形成边界层(410、422)以使P型epi‑S/D隔离；以及然后用N型epi‑S/D(416)替代N型扩散区域中的边界层下方的P型epi‑S/D。在公开的方法中，采用掩模用N型epi‑S/D替代P型epi‑S/D，但是其不同于先前方法中的掩模，使得对变化的易受影响性降低。公开的方法中的掩模具有不会创建缺陷的较大可接受变化范围，因此公开的方法不易受到工艺变化的影响且防止了短路。

根据35 U.S.C.§119的优先权要求

本专利申请要求于2019年11月13日提交的标题为“FIN FIELD-EFFECTTRANSISTOR(FET)(FINFET)CIRCUITS EMPLOYING REPLACEMENT N-TYPE FET(NFET)SOURCE/DRAIN(S/D)TO AVOID OR PREVENT SHORT DEFECTS AND RELATED METHODS OFFABRICATION”的非临时申请No.16/682,788的优先权，其全部内容通过引用明确地并入本文。

技术领域

本公开的领域涉及诸如集成电路(IC)中的鳍式场效应晶体管(FET)(FinFET)的晶体管，并且更具体地，涉及在用N型FET(NFET)和P型FET(PFET)形成电路时避免短路缺陷。

背景技术

晶体管是电子设备的组件中大量采用的基本组件。例如，在逻辑电路和存储器设备中，诸如中央处理单元(CPU)、数字信号处理器(DSP)、和存储器系统等的集成电路(IC)组件均采用了大量晶体管。随着电子设备的功能变得更加复杂，执行这样的功能所需的晶体管的数量也在增加。同时，针对诸如移动设备等的电子设备，存在大小更小的需求，这要求控制这样的设备的IC更小。为了在更小的空间中装配越来越多的晶体管，IC中的晶体管的尺寸需要更小。

在这方面，已经开发了三维晶体管以减小由IC上的晶体管占用的面积。鳍式场效应晶体管(FET)(FinFET)是一种三维晶体管，在该晶体管中一个或多个半导体鳍部从衬底竖直延伸。半导体鳍部被掺杂为具有P型或N型。互补金属氧化物半导体(CMOS)电路和其他电路采用彼此接近的P型和N型FinFET两者。为了将相应的FinFET装配在最小面积中，电路中的P型FET(PFET)的鳍部与N型FET(NFET)的鳍部之间的距离必须被最小化，并且这样的距离会继续变小。然而，现有的制造工艺容易受到工艺变化的影响，当在PFET旁边形成NFET时，可能会产生导致电短路的缺陷。短路缺陷会导致电路出现故障，从而降低良率并且增加制造成本。

发明内容

本文公开的各个方面包括采用替代N型FET(NFET)源极/漏极(S/D)以避免或防止短路缺陷的鳍式场效应晶体管(FET)(FinFET)电路。也公开了相关制造方法。FinFET电路的制造可以包括在衬底的N型扩散区域中形成的NFET，该NFET基本上平行于在衬底的P型扩散区域中形成的PFET。在常规制造期间，首先在P型扩散区域中的凹陷的鳍部上生长P型外延S/D(epi-S/D)，同时使N型扩散区域中的鳍部隔离。采用掩模来隔离P型epi-S/D，同时使N型扩散区域中的鳍部凹陷，并且在其上生长N型epi-S/D。掩模覆盖范围的微小变化可能会导致P型epi-S/D的部分被暴露。因此，在N型扩散区域的鳍部上形成N型epi-S/D的工艺期间，没有阻挡件(barrier)防止N型epi材料也形成在P型epi-S/D的暴露的部分上。N型epi材料在P型epi-S/D的暴露的部分上的额外生长可能会导致N型epi-S/D电短路。