[发明专利]晶片的研磨方法及硅晶片

说明书

本发明的课题在于提供一种能够改善晶片表面的2mm²或具有与此同等的小面积的部位内的纳米形貌特性的晶片的研磨方法及通过该研磨方法研磨的硅晶片。其解决方案为：本发明的晶片研磨方法通过研磨率不同的2级以上的研磨步骤化学机械研磨晶片表面，在该方法中，在加工余量为0.3μm以上的研磨步骤中使用的研磨垫（150）的面内厚度不均（标准偏差）在2.0μm以下。

技术领域

本发明涉及一种晶片的研磨方法，尤其涉及一种在表面上形成有纳米形貌的硅晶片的研磨方法。并且，本发明涉及一种通过这种研磨方法研磨的硅晶片。

背景技术

作为半导体器件的基板材料，广泛使用硅晶片。硅晶片通过对单晶硅锭依次进行外周磨削、切片、抛光、蚀刻、双面研磨、单面研磨、清洗等工序来制造。其中，关于单面研磨工序，其去除晶片表面的凹凸及起伏，是为了提高平坦度而所需的工序，进行基于CMP（Chemical Mechanical Polishing：化学机械研磨）的镜面加工。

通常，在硅晶片的单面研磨工序中使用单片式晶片研磨装置（CMP装置）。关于该晶片研磨装置，其包括粘贴有研磨垫的旋转平台及一边按压研磨垫上的晶片一边保持的研磨垫，并且通过一边使浆料流动，一边分别旋转旋转平台及研磨垫来研磨晶片的单面。

近年来，在硅晶片中，被称作“纳米形貌”的表面的微细凹凸成为问题。关于该纳米形貌，是波长比“BOW（弯曲）”、“Warp（翘曲）”更短且比“表面粗糙度”更长的晶片表面的周期性起伏成分，波长为0.2～20mm且振幅（峰谷值）为数十nm水准。当纳米形貌超过适当水准时，器件工艺中的STI（Shallow Trench Isolation：浅沟槽隔离）的成品率恶化，阈值电压V_T等器件特性的偏差变大。

关于纳米形貌，例如在专利文献1中记载了能补偿纳米形貌效应的化学机械研磨用浆料组合物及利用该组合物的半导体元件的表面平坦化方法。

现有技术文献

专利文献

专利文献1：国际公开第2004/100243号小册子。

发明内容

发明所要解决的技术问题

随着近年来的器件工艺的细微化，相邻元件的间隔变得非常狭小起来，因此例如伴随CMP加工时的加工余量的变动的元件的高度尺寸变动等，纳米形貌对器件尺寸精度的影响变得越来越大。因此，今后需要将纳米形貌特性收敛于更严格的规格内，尤其要求改善如2mm²（2mm×2mm）非常小的区域内的纳米形貌特性。

因此，本发明的目的在于提供一种能够改善晶片表面的2mm²或具有与此同等的小面积的部位内的纳米形貌特性的晶片的研磨方法及通过该研磨方法研磨的硅晶片。

用于解决技术问题的方案

本申请的发明人反复地对产生纳米形貌的机制进行深入研究的结果，得知在加工余量为0.5μm前后的单面研磨工序中出现的研磨不均使产生2mm²的纳米形貌，研磨不均的原因在于研磨垫的不均匀厚度。目前为止，研磨垫的面内厚度不均被认为为了将浆料留在研磨垫与晶片的被加工面之间来促进研磨效率，多少是需要的。但是，发现在考虑到如2mm²非常小的区域内的起伏成分的情况下，需要充分缩小研磨垫的面内厚度不均。而且，发现在2mm²部位内的纳米形貌的评价中，不使用纳米形貌的99.95%临界值或99.5%临界值，而使用50%临界值，这对降低器件特性的偏差是有效果的。

本发明是根据这种技术见解而产生的，基于本发明的晶片的研磨方法是通过研磨率不同的2级以上的研磨步骤化学机械研磨晶片表面的方法，该方法的特征在于在加工余量为0.3μm以上的研磨步骤中使用的研磨垫的面内厚度不均（标准偏差）在2.0μm以下。