[发明专利]用于下一代C-PHY接口的开环、超快、半速率时钟和数据恢复

权利要求书

1.一种时钟恢复装置，包括：

多个脉冲生成电路，每个脉冲生成电路被配置为响应于表示三线总线中的导线对的信令状态的差异的三个差异信号中的一个差异信号中的转变，生成转变脉冲，其中一个或多个差异信号中的转变发生在通过所述三线总线顺序地传输的符号之间的边界处；

第一逻辑电路，被配置为通过组合从所述多个脉冲生成电路接收的一个或多个转变脉冲，在顺序地传输的符号对之间的每个边界处提供组合信号中的单个脉冲；以及

延迟触发器，被配置为通过改变由所述时钟恢复装置输出的时钟信号的信令状态，对所述组合信号中的每个脉冲做出响应。

2.根据权利要求1所述的时钟恢复装置，其中每个脉冲生成电路包括：

延迟电路，被配置为通过使三个差异信号中的一个差异信号延迟，提供延迟的差异信号；以及

第二逻辑电路，被配置为通过对所述三个差异信号中的所述一个差异信号和所述延迟的差异信号执行异或函数，提供所述转变脉冲。

3.根据权利要求2所述的时钟恢复装置，其中所述延迟电路被配置为提供超过所述三个差异信号中的两个差异信号之间的偏斜的持续时间的延迟。

4.根据权利要求2所述的时钟恢复装置，其中所述延迟电路可配置为提供适应制造工艺、电路电源电压和管芯温度(PVT)条件的变化的延迟。

5.根据权利要求4所述的时钟恢复装置，其中所述转变脉冲具有可配置持续时间。

6.根据权利要求1所述的时钟恢复装置，其中所述延迟触发器接收所述时钟信号的反相作为所述延迟触发器的输入。

7.根据权利要求6所述的时钟恢复装置，其中所述时钟信号中的上升沿用于从所述三线总线捕获第一符号，并且所述时钟信号的所述反相中的上升沿用于从所述三线总线捕获第二符号。

8.根据权利要求6所述的时钟恢复装置，其中所述时钟信号中的下降沿用于从所述三线总线捕获第一符号，并且所述时钟信号的所述反相中的下降沿用于从所述三线总线捕获第二符号。

9.根据权利要求6所述的时钟恢复装置，其中所述时钟信号中的上升沿用于从所述三线总线捕获第一符号，并且所述时钟信号中的下降沿用于从所述三线总线捕获第二符号。

10.根据权利要求1所述的时钟恢复装置，其中所述符号根据C-PHY协议通过所述三线总线顺序地传输。

11.一种时钟恢复方法，包括：

响应于表示三线总线中的导线对的信令状态的差异的三个差异信号中的一个差异信号中的转变，生成转变脉冲，其中一个或多个差异信号中的转变发生在通过所述三线总线顺序地传输的符号之间的边界处；

通过组合在顺序地传输的符号对之间的每个边界处生成的一个或多个转变脉冲，在所述顺序地传输的符号对之间的所述每个边界处提供组合信号中的单个脉冲；以及

用所述组合信号对延迟触发器进行时钟控制，使得时钟信号的信令状态响应于所述组合信号中的每个脉冲而被改变。

12.根据权利要求11所述的时钟恢复方法，提供所述组合信号中的所述单个脉冲包括：

通过使三个差异信号中的一个差异信号延迟，提供延迟的差异信号；以及

对所述三个差异信号中的所述一个差异信号和所述延迟的差异信号执行异或函数，以获取所述转变脉冲。

13.根据权利要求12所述的时钟方法，还包括：

将所述三个差异信号中的一个差异信号延迟超过所述三个差异信号中的两个差异信号之间的偏斜的持续时间的持续时间。

14.根据权利要求12所述的时钟恢复方法，还包括：

将所述三个差异信号中的一个差异信号延迟适应制造工艺、电路电源电压和管芯温度(PVT)条件的变化的持续时间。