[发明专利]用于下一代C-PHY接口的开环、超快、半速率时钟和数据恢复

说明书

公开了用于通过多线、多相接口进行通信的方法、装置和系统。一种时钟恢复装置具有多个脉冲生成电路、逻辑电路和延迟触发器。每个脉冲生成电路响应于表示三线总线中的导线对的信令状态的差异的三个差异信号中的一个差异信号中的转变，生成转变脉冲。差异信号中的转变可以发生在顺序地传输的符号之间的边界处。第一逻辑电路可以通过组合一个或多个转变脉冲，在符号对之间的每个边界处提供组合信号中的单个脉冲。延迟触发器被配置为通过改变由时钟恢复装置输出的时钟信号的信令状态，对组合信号中的每个脉冲做出响应。符号可以根据C‑PHY协议通过三线总线顺序地传输。

相关申请的交叉引用

本专利申请要求于2019年12月11日提交的题为“OPEN-LOOP,SUPER FAST,HALF-RATE CLOCK AND DATA RECOVERY FOR NEXT GENERATION C-PHY INTERFACES”的申请No.16/711,230的优先权，该申请转让给本协议的受让人并且在此通过引用明确并入本文。

技术领域

本公开总体上涉及高速数据通信接口，并且更具体地涉及耦合到多线、多相数据通信链路的接收器中的时钟生成。

背景技术

诸如蜂窝电话等移动设备的制造商可以从包括不同制造商在内的各种来源获取移动设备的组件。例如，蜂窝电话中的应用处理器可以从第一制造商获取，而成像设备或相机可以从第二制造商获取，显示器可以从第三制造商获取。应用处理器、成像设备、显示器控制器或其他类型的设备可以使用基于标准的或专有的物理接口被互连。在一个示例中，成像设备可以使用由移动工业处理器接口(MIPI)联盟定义的相机串行接口(CSI)被连接。在另一示例中，显示器可以包括符合由移动工业处理器接口(MIPI)联盟指定的显示器串行接口(DSI)标准的接口。

C-PHY接口是由MIPI联盟定义的多相三线接口，该多相三线接口使用三重导体(atrio of three conductors)在设备之间传输信息。该三重件(trio)中的每个导线在符号传输期间可以处于三个信令状态中的一个。时钟信息在传输符号序列中被编码，并且接收器从连续符号之间的转变生成时钟信号。时钟和数据恢复(CDR)电路恢复时钟信息的能力可能会受到与在通信链路的不同导线上传输的信号转变相关的最大时间变化的限制。C-PHY接收器中的CDR电路可以采用反馈回路来控制在接收时钟信号中生成脉冲的电路。反馈回路可以用于确保脉冲生成电路不会生成由瞬变(transient)触发的附加脉冲，该瞬变可能发生在三重件中的导体在提供采样边沿之前呈现稳定信令状态之前。最大符号传输速率可能会受到反馈回路的限制，并且不断需要优化的时钟生成电路，该时钟生成电路可以在越来越高的信令频率下可靠地工作。

发明内容

本文中公开的实施例提供了能够改进多线和/或多相通信链路上的通信的系统、方法和装置。通信链路可以被部署在诸如具有多个集成电路(IC)器件的移动终端的装置中。

在本公开的各个方面，一种时钟恢复装置具有多个脉冲生成电路、第一逻辑电路和延迟触发器。每个脉冲生成电路可以被配置为响应于表示三线总线中的导线对的信令状态的差异的三个差异信号中的一个差异信号中的转变，生成转变脉冲。一个或多个差异信号中的转变可以发生在通过三线总线顺序地传输的符号之间的边界处。第一逻辑电路可以被配置为通过组合从多个脉冲生成电路接收的一个或多个转变脉冲，在顺序地传输的符号对之间的每个边界处的提供组合信号中的单个脉冲。延迟触发器可以被配置为改变由时钟恢复装置输出的时钟信号的信令状态，对组合信号中的每个脉冲做出响应。符号可以根据C-PHY协议通过三线总线顺序地传输。