[发明专利]一种测试信号输出系统及其使用方法

权利要求书

1.一种测试信号输出系统，其特征在于：包括FPGA、MCU、信号比较器、信号设定器和用于输出测试信号的内存器，所述FPGA分别与所述MCU、所述信号比较器、所述信号设定器和内存器信号连接，所述信号比较器与所述信号设定器信号连接，所述FPGA包括用于连续读取所述内存器输出的测试信号的接口管理模块，所述接口管理模块分别信号连接所述信号比较器、所述信号设定器和所述内存器。

2.根据权利要求1所述的测试信号输出系统，其特征在于：所述接口管理模块包括MIG核单元、信号设定控制单元和信号比较控制单元，所述MIG核单元与所述内存器信号连接，而使所述MIG核单元通过IP核实现连续读取和传输所述内存器输出的测试信号，所述信号设定控制单元与所述信号设定器信号连接，所述信号比较控制单元与所述信号比较器信号连接。

3.根据权利要求1所述的测试信号输出系统，其特征在于：所述信号比较器包括多个MAX9972，所述信号设定器包括MAX528，所述内存器为内存DDR3。

4.根据权利要求3所述的测试信号输出系统，其特征在于：所述内存DDR3包括储存向量编译软件的第一DDR3和储存测试的参数信息的第二DDR3。

5.根据权利要求1所述的测试信号输出系统，其特征在于：所述FPGA还包括时钟产生模块、通讯采样模块和信息管理模块，所述通讯采样模块与所述信息管理模块信号连接，所述通讯采样模块与所述接口管理模块信号连接，所述时钟产生模块分别与所述通讯采样模块、所述接口管理模块和所述信息管理模块信号连接。

6.根据权利要求5所述的测试信号输出系统，其特征在于：所述时钟产生模块对所述接口管理模块输出的时钟频率为200M，所述时钟产生模块对所述通讯采样模块输出的时钟频率为300M。

7.根据权利要求1所述的测试信号输出系统，其特征在于：所述FPGA的输出频率为25MHZ至100MHZ。

8.一种权利要求1-7中任一项所述的测试信号输出系统的使用方法，其特征在于，包括步骤:

步骤A：对所述测试信号输出系统进行复位检查；

步骤B：使用所述MCU通过所述FPGA向所述内存器写入向量编译软件和参数信息；

步骤C：使用所述MCU通过所述FPGA向所述内存器输入测试代码，所述内存器通过所述向量编译软件和参数信息生成连续的测试信号，所述FPGA内的接口管理模块连续读取所述测试信号，并把所述测试信号传输至所述信号比较器；

步骤D：使用所述MCU通过所述FPGA向所述信号设定器写入设定信息，所述信号比较器采集所述设定信息后，对所述设定信息与所述测试信号的参数信息进行对比校正，而生成准确的测试波形；

步骤E：通过所述测试波形去测试待测器件，并通过所述信号比较器接收测试后的反馈信号。

9.根据权利要求8所述的使用方法，其特征在于，所述使用方法还包括：步骤F：所述信号比较器分析反馈信号，而得出错误信息，所述FPGA存储所述错误信息。

10.根据权利要求9所述的使用方法，其特征在于：所述参数信息和所述设定信息均包括电压值。