[发明专利]一种测试信号输出系统及其使用方法

说明书

本发明公开了一种测试信号输出系统及其使用方法，包括FPGA、MCU、信号比较器、信号设定器和用于输出测试信号的内存器，FPGA分别与MCU、信号比较器、信号设定器和内存器信号连接，信号比较器与信号设定器信号连接，FPGA包括用于连续读取内存器输出的测试信号的接口管理模块，接口管理模块分别信号连接信号比较器、信号设定器和内存器。该方法包括步骤：步骤A：对信号输出系统进行复位检查；步骤B：使用MCU通过FPGA向内存器写入向量编译软件；步骤C：使用MCU通过FPGA向内存器输入测试代码，内存器通过向量编译软件生成连续的测试信号，FPGA内的接口管理模块连续读取测试信号；其能解决测试芯片或集成电路效率不高的问题，且调节性好。

技术领域

本发明涉及电子技术领域，尤其涉及一种测试信号输出系统及其使用方法。

背景技术

随着电子技术的发展，芯片集成电路蓬勃发展，测量芯片或集成电路的装置和系统也越来越多，这些测试装置和系统都需要测试信号输出系统或仪器。

但现在测试仪器或系统的输出的测试信号的速率不高，导致测试效率不高，也有一些提高测试效率的方法，但基本都是通过改进硬件结构或性能来实现的，其调节性不好。

发明内容

为了克服现有技术的不足，本发明的目的之一在于提供一种测试信号输出系统，其能解决测试芯片或集成电路效率不高的问题，且调节性好；

本发明的目的之二在于提供上述测试信号输出系统的使用方法。

本发明的目的之一采用以下技术方案实现：

一种测试信号输出系统，包括FPGA、MCU、信号比较器、信号设定器和用于输出测试信号的内存器，所述FPGA分别与所述MCU、所述信号比较器、所述信号设定器和内存器信号连接，所述信号比较器与所述信号设定器信号连接，所述FPGA包括用于连续读取所述内存器输出的测试信号的接口管理模块，所述接口管理模块分别信号连接所述信号比较器、所述信号设定器和所述内存器。

优选的，所述接口管理模块包括MIG核单元、所述信号设定控制单元和信号比较控制单元，所述MIG核单元与所述内存器信号连接，而使所述MIG核单元通过IP核实现连续读取和传输所述内存器输出的测试信号，所述信号设定控制单元与所述信号设定器信号连接，所述信号比较控制单元与所述信号比较器信号连接。

优选的，所述信号比较器包括多个MAX9972，所述信号设定器包括MAX528，所述内存器为内存DDR3。

优选的，所述内存DDR3包括储存向量编译软件的第一DDR3和储存测试的参数信息的第二DDR3。

优选的，所述FPGA还包括时钟产生模块、通讯采样模块和信息管理模块，所述通讯采样模块与所述信息管理模块信号连接，所述通讯采样模块与所述接口管理模块信号连接，所述时钟产生模块分别与所述通讯采样模块、所述接口管理模块和所述信息管理模块信号连接。

优选的，所述时钟产生模块对所述接口管理模块输出的时钟频率为200M，所述时钟产生模块对所述通讯采样模块输出的时钟频率为300M。

优选的，所述FPGA的输出频率为25MHZ至100MHZ。

本发明的目的之二采用以下技术方案实现：

一种所述测试信号输出系统的使用方法，包括步骤:

步骤A：对所述测试信号输出系统进行复位检查；

步骤B：使用所述MCU通过所述FPGA向所述内存器写入向量编译软件和参数信息；

步骤C：使用所述MCU通过所述FPGA向所述内存器输入测试代码，所述内存器通过所述向量编译软件和参数信息生成连续的测试信号，所述FPGA内的接口管理模块连续读取所述测试信号，并把所述测试信号传输至所述信号比较器；