[发明专利]用于同步动态随机存取内存的控制模块及其控制方法

说明书

本申请公开一种用于SDRAM的控制模块及其控制方法。控制模块包含至少一暂存器以及控制器。控制器用以：控制SDRAM自总线数据存取模式切换至动态引脚(Dynamic Pin,DPIN)操作模式；于DPIN操作模式设定至少一暂存器的数值；以及根据至少一暂存器的数值控制SDRAM。

技术领域

本发明关于一种内存的控制模块以及控制方法，尤其是关于一种用于同步动态随机存取内存的控制模块及其控制方法。

背景技术

同步动态随机存取内存(Synchronous Dynamic Random Access Memory,SDRAM)架构中，需要通过SDRAM控制器(SDRAM controller)执行指令与控制数据信道。已知的SDRAM控制器于制作时，通常会针对所需执行的指令及特定功能进行开发。惟就已完成的SDRAM控制器观之，若针对SDRAM的操作(尤其是具特殊功能的操作)具有任何缺陷、瑕疵或错误，都将难以被验证或以其他方法修正。

发明内容

本发明的目的在于提供一种用于同步动态随机存取内存(Synchronous DynamicRandom Access Memory,SDRAM)的控制方法，包含：控制SDRAM自总线数据存取模式切换至动态引脚(Dynamic Pin,DPIN)操作模式；于DPIN模式设定至少一暂存器的数值；以及根据至少一暂存器的数值控制SDRAM。

本发明另提供一种用于SDRAM的控制模块，包含至少一暂存器以及控制器。至少一暂存器与SDRAM电性连接。控制器组电性连接SDRAM以及至少一暂存器，用以：控制SDRAM自总线数据存取模式切换至动态引脚(Dynamic Pin,DPIN)操作模式；于DPIN模式设定至少一暂存器的数值；以及根据至少一暂存器的数值控制SDRAM。

附图说明

结合附图阅读以下详细描述会最佳地理解本发明的实施方式。应注意，各种特征可能未按比例绘制。事实上，可出于论述清楚起见，而任意地增大或减小各种特征的尺寸。

图1为本发明的一些实施例的控制模块的方块图。

图2A为本发明的一些实施例的控制模块的方块图。

图2B为本发明的一些实施例的控制模块的方块图。

图3为本发明的一些实施例的控制方法的流程图。

图4为本发明的一些实施例的控制方法的流程图。

图5A至5C为本发明的一些实施例的控制方法的流程图。

图6A至6C为本发明的一些实施例的控制方法的流程图。

图7A至7C为本发明的一些实施例的控制方法的流程图。

符号说明：

1:控制模块

11:暂存器

13:控制器

2:控制模块

21A～21E:暂存器

23:控制器

7:译码器

8:SDRAM

9:SDRAM

S301～S303:步骤

S401～S406:步骤

S501～S508:步骤

S601～S608:步骤

S701～S708:步骤

具体实施方式

在下文还详细地论述本发明的实施例。然而，应了解，本发明提供可在广泛多种特定情境中体现的许多适用的概念。所论述特定实施例仅为说明性的且并不限制本发明的范畴。