[发明专利]半导体结构及其形成方法

说明书

提供了结构和方法，包括：在前侧上形成的诸如全环绕栅极晶体管等的器件，以及从结构的前侧到器件的一个端子且从结构的背侧到器件的一个端子的接触件。背侧接触件可以包括从背侧选择性地蚀刻延伸以暴露第一源极/漏极结构的第一沟槽和延伸到第二源极/漏极结构的第二沟槽。导电层在沟槽中沉积和图案化以形成到第一源极/漏极结构的导电通孔。本申请的实施例提供了半导体结构及其形成方法。

技术领域

本申请的实施例涉及半导体结构及其形成方法。

背景技术

电子行业对更小、更快的电子器件的需求不断增长，这些电子器件同时能支持越来越多、越来越复杂的功能。因此，在半导体行业中存在着制造低成本、高性能和低功率的集成电路(IC)的持续趋势。迄今为止，通过缩小半导体IC的尺寸(例如，最小部件尺寸)并且由此提高生产效率并降低相关成本，在很大程度上已经实现了这些目标。但是，这样的缩小也增加了半导体制造工艺的复杂性。因此，实现半导体IC和器件的持续发展要求在半导体制造工艺和技术上有类似的发展。

通常，集成电路(IC)以堆叠的方式构建，具有位于最低层的晶体管和位于晶体管顶部的互连(通孔和电线)，以提供与晶体管的连接。通常，电源轨(诸如用于电压源和接地面的金属线)也位于晶体管上方，并且可以是互连的一部分。随着集成电路不断缩小，电源轨也在不断缩小。这不可避免地导致电源轨上的电压降增加，以及集成电路的功耗增加。因此，尽管对其预期用途来说，半导体制造中现存方法已大体足够，但其并非在所有方面都完全满足。

发明内容

在一些实施例中，一种方法，包括：提供具有前侧和背侧的结构，所述结构包括具有在前侧上形成的栅极结构、源极结构和漏极结构的全环绕栅极晶体管；从所述结构的所述背侧选择性地蚀刻所述结构，以形成延伸以暴露所述源极结构的第一沟槽和延伸以暴露所述漏极结构的第二沟槽；在所述结构的所述背侧上方且在所述第一沟槽和所述第二沟槽内沉积导电层；图案化所述导电层，以从所述第二沟槽移除所述导电层；在所述图案化之后，在所述第二沟槽中沉积介电层。

在一些实施例中，一种方法，包括：在衬底的前侧上方形成底层；形成具有栅极结构、源极部件和漏极部件的晶体管，其中，所述栅极结构覆盖在所述底层上；从所述衬底的所述前侧向所述源极部件或所述漏极部件中的至少一个提供第一接触结构；以及从所述衬底的背侧向所述源极部件或所述漏极部件中的另一个提供第二接触结构，其中，所述第二接触结构延伸穿过所述底层中的开口，其中，所述提供第二接触结构包括：沉积与所述底层接合的导电材料；图案化所述导电材料，以形成与所述底层的第一区域接合的所述第二接触结构；以及在所述图案化之后，在所述底层的第二区域上沉积介电层。

在一些实施例中，一种半导体结构，包括：两个源极/漏极(S/D)部件；一个或多个沟道半导体层，连接所述两个S/D部件；栅极结构，接合所述一个或多个沟道半导体层并插入所述两个S/D部件；底部介电层，位于所述栅极结构和所述一个或多个沟道半导体层下方；第一接触件，从所述两个S/D部件的第一S/D部件的上方延伸到所述第一S/D部件；第二接触件，从所述两个S/D部件的第二S/D部件的下方延伸到所述第二S/D部件，其中，所述第二接触件在一个终端处具有第一宽度且在邻近所述底部介电层处具有第二宽度，其中所述第一宽度小于所述第二宽度；金属线，连接到所述第二接触件的所述终端。

本申请的实施例提供了具有背侧通孔的半导体器件及其制造方法。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳理解本发明。应该注意，根据工业中的标准实践，各个部件未按比例绘制，并且仅用于说明目的。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。

图1A和图1B示出了根据本发明的各个方面的形成具有背侧金属化和背侧过孔的半导体器件的方法的流程图。

图2、图3、图4、图5和图6示出了根据一些实施例的根据图1A和图1B的方面制造的部分半导体器件的透视图。