[发明专利]半导体结构及其形成方法在审
申请号: | 202110005537.7 | 申请日: | 2021-01-05 |
公开(公告)号: | CN113345962A | 公开(公告)日: | 2021-09-03 |
发明(设计)人: | 萧茹雄;苏庆煌;苏斌嘉;卢颕新;黄一珊 | 申请(专利权)人: | 台湾积体电路制造股份有限公司 |
主分类号: | H01L29/78 | 分类号: | H01L29/78;H01L29/423;H01L29/06;H01L21/336 |
代理公司: | 北京德恒律治知识产权代理有限公司 11409 | 代理人: | 章社杲;李伟 |
地址: | 中国台*** | 国省代码: | 台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体 结构 及其 形成 方法 | ||
1.一种形成半导体结构的方法,包括:
形成自半导体衬底凸出的位于鳍部上方的伪栅极堆叠件;
形成位于所述伪栅极堆叠件的侧壁上的栅极间隔件;
形成位于所述鳍部的部分上方的源极/漏极(S/D)部件;
形成位于所述栅极间隔件之间的栅极沟槽,其中,形成所述栅极沟槽包括修整所述栅极间隔件的顶部,以在所述栅极沟槽中形成漏斗状开口;以及
形成位于所述栅极沟槽中的金属栅极结构。
2.根据权利要求1所述的方法,其中,形成所述栅极沟槽包括:
实施第一蚀刻工艺,以去除所述伪栅极堆叠件的顶部;
实施修整工艺,以去除所述栅极间隔件的所述顶部,从而形成位于所述栅极间隔件中的倾斜的顶面;以及
实施第二蚀刻工艺,以去除所述伪栅极堆叠件的所剩部分,从而形成位于所述修整的栅极间隔件之间的所述栅极沟槽。
3.根据权利要求2所述的方法,其中,所述修整工艺去除所述栅极间隔件的所述顶部,但基本不去除所述伪栅极堆叠件。
4.根据权利要求3所述的方法,其中,所述修整工艺实施对所述伪栅极堆叠件的组成呈化学惰性的蚀刻剂。
5.根据权利要求2所述的方法,其中,所述第一蚀刻工艺和所述第二蚀刻工艺实施为各向异性,并且其中,所述第二蚀刻工艺实施为各向同性。
6.根据权利要求2所述的方法,其中,通过所述第一蚀刻工艺去除的所述伪栅极堆叠件的所述顶部具有第一高度,通过所述第二蚀刻工艺去除的所述伪栅极堆叠件的所述所剩部分具有第二高度,并且其中,所述第一高度小于所述第二高度。
7.根据权利要求1所述的方法,还包括:
去除所述金属栅极结构的顶部,以形成栅极凹进;以及
形成位于所述栅极凹进中的介电层,其中,所述介电层的顶部横向地延伸超出所述金属栅极结构的侧壁。
8.根据权利要求7所述的方法,还包括:
去除所述介电层的一部分,以形成暴露所述金属栅极结构的接触件开口;以及
形成位于所述接触件开口中的栅极接触件。
9.一种半导体结构,包括:
半导体鳍部,自衬底凸出;
金属栅极结构,设置在所述半导体鳍部上方,其中,所述金属栅极结构包括栅极介电层、设置在所述栅极介电层上方的功函金属层、以及设置在所述功函金属层上方的体导电层;
栅极间隔件,设置在所述金属栅极结构的侧壁上,其中,每个栅极间隔件的顶面都成角度朝向所述半导体鳍部;
介电层,设置在每个栅极间隔件的所述顶面上方;以及
导电部件,设置在所述栅极间隔件之间,以接触所述金属栅极结构,其中,所述导电部件的侧壁接触所述介电层。
10.一种形成半导体结构的方法,包括:
形成位于半导体衬底上方的占位栅极堆叠件,其中,所述占位栅极堆叠件包括设置在其侧壁上的间隔件;
用金属栅极堆叠件替代所述占位栅极堆叠件,其中,替代所述占位栅极堆叠件包括:
在第一蚀刻工艺中去除所述占位栅极堆叠件的顶部;
在第二蚀刻工艺中以一定角度修整所述间隔件的顶部,使得所述间隔件具有成角度的顶面;
在第三蚀刻工艺中去除所述占位栅极堆叠件的底部,从而形成位于所述修整的间隔件之间的栅极沟槽;以及
形成位于所述栅极沟槽中的所述金属栅极堆叠件;以及
形成位于所述金属栅极堆叠件上方的栅极接触件。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司,未经台湾积体电路制造股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202110005537.7/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类