[发明专利]半导体结构及其形成方法

说明书

一种形成半导体结构的方法包括：形成自半导体衬底凸出的位于鳍部上方的伪栅极堆叠件；形成位于伪栅极堆叠件的侧壁上的栅极间隔件；形成位于鳍部的部分上方的源极/漏极(S/D)部件；形成位于栅极间隔件之间的栅极沟槽，其包括修整栅极间隔件的顶部，以形成位于栅极沟槽中的漏斗状开口；以及形成位于栅极沟槽中的金属栅极结构。在本实施例中，形成栅极沟槽。一种半导体结构包括：鳍部，自衬底凸出；金属栅极结构，设置在鳍部上方；栅极间隔件，设置在金属栅极结构的侧壁上；其中，每个栅极间隔件的顶面都成角度朝向半导体鳍部；介电层，设置在每个栅极间隔件的顶面上方；以及导电部件，设置在栅极间隔件之间，以接触金属栅极结构；其中，导电部件的侧壁接触介电层，根据本申请的其他实施例，还提供了半导体结构。

技术领域

本申请的实施例涉及半导体领域，并且更具体地，涉及半导体结构及其形成方法。

背景技术

半导体工业经历了快速的增长。半导体材料和设计的技术进步已经产生了几代半导体器件，其中每一代都比前一代具有更小、更复杂的电路。在集成电路(IC)发展的过程中，通常是功能密度(即每个芯片区域的互连器件的数量)增加了，而几何尺寸(即可以使用制造工艺产生的最小部件(或者导线))却减小了。这种按比例缩小的工艺通常通过提高生产效率和降低相关成本来提供收益。但是这些进步也增加了半导体器件处理和制造的复杂性。

随着特征尺寸的不断减小，当在场效应晶体管(FET)中形成具有多个材料层的金属栅极堆叠件时，会出现挑战。例如，在栅极替换工艺中，在栅极沟槽中形成至少栅极介电层和功函金属层之后，栅极沟槽可以用于体导电层的所剩空间不可避免地受到限制，并且可能会导致体导电层的沉积中的困难。至少由于这个原因，期望对形成金属栅极堆叠件的方法进行改进。

发明内容

根据本申请的实施例，提供了一种形成半导体结构的方法，包括：形成自半导体衬底凸出的位于鳍部上方的伪栅极堆叠件；形成位于伪栅极堆叠件的侧壁上的栅极间隔件；形成位于鳍部的部分上方的源极/漏极(S/D)部件；形成位于栅极间隔件之间的栅极沟槽，其中，形成栅极沟槽包括修整栅极间隔件的顶部，以在栅极沟槽中形成漏斗状开口；以及形成位于栅极沟槽中的金属栅极结构。

根据本申请的实施例，提供了一种半导体结构，包括：半导体鳍部，自衬底凸出；金属栅极结构，设置在半导体鳍部上方，其中，金属栅极结构包括栅极介电层、设置在栅极介电层上方的功函金属层、以及设置在功函金属层上方的体导电层；栅极间隔件，设置在金属栅极结构的侧壁上，其中，每个栅极间隔件的顶面都成角度朝向所述半导体鳍部；介电层，设置在每个栅极间隔件的顶面上方；以及导电部件，设置在栅极间隔件之间，以接触金属栅极结构，其中，导电部件的侧壁接触介电层。

根据本申请的实施例，提供了一种形成半导体结构的方法，包括：形成位于半导体衬底上方的占位栅极堆叠件，其中，占位栅极堆叠件包括设置在其侧壁上的间隔件；用金属栅极堆叠件替代占位栅极堆叠件，其中，替代占位栅极堆叠件包括：在第一蚀刻工艺中去除占位栅极堆叠件的顶部；在第二蚀刻工艺中以一定角度修整间隔件的顶部，使得间隔件具有成角度的顶面；在第三蚀刻工艺中去除占位栅极堆叠件的底部，从而形成位于修整的间隔件之间的栅极沟槽；以及形成位于栅极沟槽中的金属栅极堆叠件；以及形成位于金属栅极堆叠件上方的栅极接触件。

本申请的实施例涉及场效应晶体管中的金属栅极结构及其制造方法。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。

图1A和图1B示出了根据本发明的各种实施例的用于制造半导体器件的示例性方法的流程图；

图2A是根据本发明的各种实施例的示例性半导体器件的三维立体图；

图2B是根据本发明的各种实施例的图2A所示的半导体器件的平面俯视图；