[发明专利]位线接触结构的形成方法及半导体结构

说明书

本发明提出一种位线接触结构的形成方法，包含以下步骤：在形成有字线和保护层的衬底的表面依次设置第一、第二掩膜层及光刻胶，图案化光刻胶；利用图案化后的光刻胶依次刻蚀第二、第一掩膜层，形成贯穿第一、第二掩膜层的第一开口；在第二掩膜层表面设置牺牲层，牺牲层覆盖第一开口的侧壁和底壁，形成开口宽度小于第一开口的第二开口；利用第二开口在保护层表面刻蚀形成相对应的第三开口，并同时去除剩余的牺牲层，以暴露出第一开口；利用第一开口和第三开口刻蚀贯穿保护层并在衬底表面形成位线接触孔，位线接触孔包含第一孔部和第二孔部，第一孔部开口于保护层表面，第二孔部的孔径小于第一孔部的孔径，并开口于第一孔部的底壁。

技术领域

本发明涉及半导体技术领域，尤其涉及一种位线接触结构的形成方法及半导体结构。

背景技术

随着半导体集成电路器件特征尺寸的不断缩小，动态随机存储器(DynamicRandom Access Memory，DRAM)的特征尺寸(Critical Dimension，CD)也越来越小，制程工艺越来越复杂，成本也越来越高，因此需要开发出简单稳定的制备工艺，以简化制造流程，节约成本，提高产品性能。

动态随机存储器是一种广泛应用多计算机系统的半导体存储器。随着半导体集成电路器件特征尺寸的不断缩小，接触孔面积也越来越小，接触孔的接触电阻越来越大，减小接触电阻被当前集成电路制造工艺迫切地需要。为适应上述需要，现有技术主要通过“鳍式”结构增大接触面积，以减少接触电阻，如果接触孔深度控制不佳，容易导致字线(WordLine，WL)间短路不良。

发明内容

本发明的一个主要目的在于克服上述现有技术的至少一种缺陷，提供一种能够增大位线接触孔面积并减小接触电阻的位线接触结构的形成方法。

本发明的另一个主要目的在于克服上述现有技术的至少一种缺陷，提供一种位线接触孔面积较大且接触电阻较小的半导体结构。

为实现上述目的，本发明采用如下技术方案：

根据本发明的一个方面，提供一种位线接触结构的形成方法；其中，包含以下步骤：

在形成有字线和保护层的衬底的表面依次设置第一掩膜层、第二掩膜层及光刻胶，图案化所述光刻胶；

利用图案化后的所述光刻胶依次刻蚀所述第二掩膜层和所述第一掩膜层，形成贯穿所述第一掩膜层和所述第二掩膜层的第一开口；

在所述第二掩膜层表面设置牺牲层，所述牺牲层覆盖所述第一开口的侧壁和底壁，形成开口宽度小于所述第一开口的第二开口；

利用所述第二开口在所述保护层表面刻蚀形成相对应的第三开口，并同时去除剩余的所述牺牲层，以暴露出所述第一开口；

利用所述第一开口和所述第三开口刻蚀贯穿所述保护层并在所述衬底表面形成位线接触孔，所述位线接触孔用以形成位线的接触结构，所述位线接触孔包含第一孔部和第二孔部，所述第一孔部开口于所述保护层表面，所述第二孔部的孔径小于所述第一孔部的孔径，并开口于所述第一孔部的底壁。

根据本发明的其中一个实施方式，在图案化所述光刻胶的步骤中，是对所述光刻胶进行曝光和显影，以使所述光刻胶形成光刻胶开口图案。

根据本发明的其中一个实施方式，在刻蚀所述第二掩膜层的步骤中，是通过干法刻蚀工艺去除所述第二掩膜层的被所述光刻胶开口图案暴露出的部分。

根据本发明的其中一个实施方式，在刻蚀所述第一掩膜层的步骤中，是通过干法刻蚀工艺去除所述第一掩膜层的被所述光刻胶开口图案和所述第二掩膜层暴露出的部分，并将所述光刻胶去除。

根据本发明的其中一个实施方式，在设置所述牺牲层的步骤中，是通过原子层沉积工艺在所述第二掩膜层表面形成所述牺牲层。