[发明专利]半导体器件及其制备方法、存储装置

说明书

本发明涉及半导体技术领域，提出一种半导体器件及其制备方法、存储装置。该半导体器件包括衬底、第一字线和第二字线；衬底上交替且并列设置有第一字线沟槽和第二字线沟槽；第一字线设于第一字线沟槽内；第二字线设于第二字线沟槽内；其中，第一字线沟槽的宽度大于第二字线沟槽的宽度，且第一字线沟槽的深度小于第二字线沟槽的深度，以使第一字线的宽度大于第二字线的宽度，第一字线的高度小于第二字线的高度，且第一字线的阈值电压大于第二字线的阈值电压。该半导体器件能够减少字线性能的失配。

技术领域

本发明涉及半导体技术领域，尤其涉及一种半导体器件及半导体器件的制备方法、包括该半导体器件的存储装置。

背景技术

半导体器件集成密度的提高和半导体器件的缩小已经导致晶体管的字线的宽度不断减小。由于字线宽度的减小，目前的刻蚀工艺很难形成较为均匀的字线结构，导致字线性能的失配。

所述背景技术部分公开的上述信息仅用于加强对本公开的背景的理解，因此它可以包括不构成对本领域普通技术人员已知的现有技术的信息。

发明内容

本发明的目的在于克服上述现有技术的字线性能的失配的不足，提供一种减少字线性能的失配的半导体器件及半导体器件的制备方法、包括该半导体器件的存储装置。

本发明的额外方面和优点将部分地在下面的描述中阐述，并且部分地将从描述中变得显然，或者可以通过本发明的实践而习得。

根据本公开的一个方面，提供一种半导体器件，包括：

衬底，其上交替且并列设置有第一字线沟槽和第二字线沟槽；

第一字线，设于所述第一字线沟槽内；

第二字线，设于所述第二字线沟槽内；

其中，所述第一字线沟槽的宽度大于所述第二字线沟槽的宽度，且所述第一字线沟槽的深度小于所述第二字线沟槽的深度，以使所述第一字线的宽度大于所述第二字线的宽度，所述第一字线的高度小于所述第二字线的高度，且所述第一字线的阈值电压大于所述第二字线的阈值电压。

在本公开的一种示例性实施例中，所述衬底包括：

多个有源区，呈阵列排布；

多个源极和多个漏极，设于所述有源区之上，部分所述源极和所述漏极分别位于所述第一字线沟槽两侧，部分所述源极和所述漏极位于所述第二字线沟槽两侧。

在本公开的一种示例性实施例中，所述第一字线包括：

第一栅间介质层，设于所述第一字线沟槽的槽壁，所述第一栅间介质层上设置有与所述第一字线沟槽相适配的第一凹槽；

第一导电层，设于所述第一凹槽内；

第二导电层，设于所述第一导电层之上；

第一绝缘层，设于所述第二导电层之上。

在本公开的一种示例性实施例中，所述第二字线包括：

第二栅间介质层，设于所述第二字线沟槽的槽壁，所述第二栅间介质层上设置有与所述第二字线沟槽相适配的第三凹槽；

第三导电层，设于所述第三凹槽内；

第四导电层，设于所述第三导电层之上；

第二绝缘层，设于所述第四导电层之上。

在本公开的一种示例性实施例中，所述第二导电层在参考平面上的正投影与所述源极或所述漏极在参考平面上的正投影的交叠区域小于所述第四导电层在参考平面上的正投影与所述源极或所述漏极在参考平面上的正投影的交叠区，所述参考平面与所述第一字线沟槽和所述第二字线沟槽的延伸方向平行，且与所述衬底垂直。