[发明专利]差分输入缓冲电路、差分信号缓冲电路及FPGA芯片

权利要求书

1.一种差分输入缓冲电路，其特征在于，包括：

差分输入电路，包括第一子差分输入电路和第二子差分输入电路，所述第一子差分输入电路在第一控制电压端的控制下输出放大的第一电流，所述第二子差分输入电路在第二控制电压端的控制下输出放大的第二电流；

差分输出电路，包括第一子差分输出电路和第二子差分输出电路，所述第一子差分输出电路接收所述第一电流后输出第一电平，所述第二子差分输出电路接收所述第二电流后输出第二电平；

其中，所述第一电平与所述第二电平相反，所述第一控制电压端输入至所述第一子差分输入电路的电压和所述第二控制电压端输入至所述第二子差分输入电路的电压为不相等任意值。

2.根据权利要求1所述的差分输入缓冲电路，其特征在于，所述第一子差分输入电路包括第一N型晶体管、第一P型晶体管、以及第二P型晶体管，所述第二子差分输入电路包括第二N型晶体管、第三P型晶体管、以及第四P型晶体管；

所述第一N型晶体管的栅极与第一控制电压端电连接，第一极与所述第一P型晶体管的栅极、所述第二P型晶体管的栅极和第二极电连接，第二极接地；

所述第二N型晶体管的栅极与第二控制电压端电连接，第一极与所述第三P型晶体管的栅极、所述第四P型晶体管的栅极和第二极电连接，第二极接地；

所述第一P型晶体管的第一极、所述第二P型晶体管的第一极、所述第三P型晶体管的第一极、以及所述第四P型晶体管的第一极与第一电压端电连接；

所述第一P型晶体管的第二极与所述第一子差分输出电路电连接；

所述第三P型晶体管的第二极与所述第二子差分输出电路电连接；

其中，第一电压端的电压大于第一控制电压端和第二控制电压端的电压。

3.根据权利要求2所述的差分输入缓冲电路，其特征在于，所述第一子差分输出电路包括第三N型晶体管，所述第二子差分输出电路包括第四N型晶体管；

所述第三N型晶体管的栅极和第一极与所述第一P型晶体管的第二极电连接，第二极接地；

所述第四N型晶体管的栅极和第一极与所述第三P型晶体管的第二极电连接，第二极接地。

4.根据权利要求3所述的差分输入缓冲电路，其特征在于，所述第一子差分输出电路还包括第五P型晶体管，所述第二子差分输出电路还包括第六P型晶体管；

所述第五P型晶体管的栅极与第二控制电压端电连接，第一极与第二电压端电连接，第二极与所述第三N型晶体管的栅极和第一极电连接；

所述第六P型晶体管的栅极与第一控制电压端电连接，第一极与所述第二电压端电连接，第二极与所述第四N型晶体管的栅极和第一极电连接。

5.根据权利要求1-4任一项所述的差分输入缓冲电路，其特征在于，所述第一N型晶体管的尺寸与所述第二N型晶体管的尺寸相同，所述第一P型晶体管的尺寸与所述第三P型晶体管的尺寸相同，所述第二P型晶体管的尺寸与所述第四P型晶体管的尺寸相同，所述第三N型晶体管的尺寸与所述第四N型晶体管的尺寸相同。

6.一种差分信号缓冲电路，其特征在于，包括比较电路以及权利要求1-5任一项所述的差分输入缓冲电路；

所述比较电路包括第一输入端和第二输入端，所述第一输入端接收第一子差分输出电路输入的第一电平，所述第二输入端接收第二子差分输出电路输入的第二电平；

所述比较电路被配置为根据所述第一电平和所述第二电平输出比较结果。