[发明专利]差分输入缓冲电路、差分信号缓冲电路及FPGA芯片

说明书

本申请实施例提供了一种分输入缓冲电路、差分信号缓冲电路及FPGA芯片，涉及集成电路技术领域，可扩大共模和差模输入范围。该差分输入缓冲电路包括：差分输入电路包括第一子差分输入电路和第二子差分输入电路，第一子差分输入电路在第一控制电压端的控制下输出放大的第一电流，第二子差分输入电路在第二控制电压端的控制下输出放大的第二电流；差分输出电路包括第一子差分输出电路和第二子差分输出电路，第一子差分输出电路接收第一电流后输出第一电平，第二子差分输出电路接收第二电流后输出第二电平；第一电平与第二电平相反，第一控制电压端输入至第一子差分输入电路的电压和第二控制电压端输入至第二子差分输入电路的电压为不相等任意值。

技术领域

本申请涉及集成电路技术领域，更具体地，涉及一种差分输入缓冲电路、差分信号缓冲电路及FPGA芯片。

背景技术

传统的差分信号输入电路直接采用N型MOS(metal oxide semiconductor)差分输入对管、或者P型MOS差分输入对管实现，这种比较电路应用在高速单端输入标准时，输入共模电平范围有限，仅适用于输入满足高电压阈值的高电平或低电压阈值的低电平。

对于高速差分输入标准，例如，LVDS_25、LVDSEXT_25、HT_25等，需要更宽的共模输入范围和差模输入范围。

发明内容

本申请实施例提供了一种差分输入缓冲电路、差分信号缓冲电路及FPGA芯片，以改善上述问题。

第一方面，提供一种差分输入缓冲电路，包括：差分输入电路和差分输出电路。差分输入电路，包括第一子差分输入电路和第二子差分输入电路，第一子差分输入电路在第一控制电压端的控制下输出放大的第一电流，第二子差分输入电路在第二控制电压端的控制下输出放大的第二电流。差分输出电路，包括第一子差分输出电路和第二子差分输出电路，第一子差分输出电路接收所述第一电流后输出第一电平，所述第二子差分输出电路接收第二电流后输出第二电平；其中，第一电平与第二电平相反，第一控制电压端输入至第一子差分输入电路的电压和第二控制电压端输入至第二子差分输入电路的电压为不相等任意值。

第二方面，提供一种差分信号缓冲电路，包括比较电路以及第一方面所述的差分输入缓冲电路。比较电路包括第一输入端和第二输入端，第一输入端接收第一子差分输出电路输入的第一电平，第二输入端接收第二子差分输出电路输入的第二电平；比较电路被配置为根据第一电平和第二电平输出比较结果。

第三方面，提供一种FPGA芯片，包括第二方面所述的差分信号缓冲电路。

本申请实施例提供的差分输入缓冲电路、差分信号缓冲电路及FPGA芯片中，差分输入缓冲电路包括差分输入电路和差分输出电路，差分输入电路包括第一子差分输入电路和第二子差分输入电路，差分输出电路包括第一子差分输出电路和第二子差分输出电路。第一子差分输入电路在第一控制电压端IN_N的控制下输出放大的第一电流，之后输入至第一子差分输出电路，并以大电压(第一电平PRE_OUT_N)的形式输出；第二子差分输入电路在第二控制电压端IN_P的控制下输出放大的第二电流，之后输入至第二子差分输出电路，并以大电压(第二电平PRE_OUT_P)的形式输出，由于第一控制电压端IN_N输入至第一子差分输入电路的电压和第二控制电压端IN_P第二子差分输入电路的电压为不相等，因此，第一电平PRE_OUT_N和第二电平PRE_OUT_P为不同程度的放大，第一电平PRE_OUT_N与第二电平PRE_OUT_P之间的差值增大，进而可以将第一电平PRE_OUT_N看作高电平、第二电平PRE_OUT_P看作低电平，或者，将第一电平PRE_OUT_N看作低电平、第二电平PRE_OUT_P看作高电平。这样一来，只要第一控制电压端IN_N输入至第一子差分输入电路的电压和第二控制电压端IN_P第二子差分输入电路的电压为不相等的任意值，均可利用本申请的差分输入缓冲电路输出相反的第一电平PRE_OUT_N和第二电平PRE_OUT_P，扩大了共模输入范围和差模输入范围。在此基础上，第一电平PRE_OUT_N和第二电平PRE_OUT_P还可以作为下一级电路的电源电路，为下一级电路提供工作电压，从而减小整个电路的功耗。