[发明专利]存储装置中的阵列边缘中继器在审
申请号: | 202110017613.6 | 申请日: | 2021-01-07 |
公开(公告)号: | CN113113060A | 公开(公告)日: | 2021-07-13 |
发明(设计)人: | 朴山河 | 申请(专利权)人: | 华邦电子股份有限公司 |
主分类号: | G11C8/08 | 分类号: | G11C8/08;G11C7/22 |
代理公司: | 北京同立钧成知识产权代理有限公司 11205 | 代理人: | 宋兴;臧建明 |
地址: | 中国台湾台*** | 国省代码: | 台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 存储 装置 中的 阵列 边缘 中继 | ||
1.一种存储装置,包括:
多个子阵列,其中所述多个子阵列中的每一个彼此电性耦接;
行控件,配置为控制所述多个子阵列中的至少一行;
列控件,配置为控制所述多个子阵列中的至少一列;
多个感测放大器,适用于所述多个子阵列中的每一个,所述感测放大器在数据存取操作期间周期性地启用;
多个子字驱动器,邻近于所述多个子阵列中的每一个进行布置且提供对应于所述多个子阵列的驱动信号;以及
中继器,布置在所述多个子阵列的边缘上。
2.根据权利要求1所述的存储装置,其特征在于,所述中继器包括:
延迟电路,包括串联连接的多个反相器,其中所述延迟电路配置为在所述数据存取操作期间接收选择器信号并产生延迟信号;以及
逻辑电路,配置为接收所述延迟信号并产生控制信号。
3.根据权利要求2所述的存储装置,其特征在于,所述延迟电路包括:
第一逻辑门,配置为接收重置信号和所述延迟信号以产生第一逻辑信号;以及
第二逻辑门,配置为接收所述第一逻辑信号和所述选择器信号以产生所述控制信号,
其中所述第一逻辑门和所述第二逻辑门串联连接。
4.根据权利要求1所述的存储装置,其特征在于,所述中继器为列中继器,配置为通过使用列选择器线来存取所述存储装置中的至少一列。
5.根据权利要求1所述的存储装置,其特征在于,所述中继器是行中继器,配置为通过使用行选择器线来存取所述存储装置中的至少一行。
6.根据权利要求2所述的存储装置,其特征在于,所述中继器是上拉中继器。
7.根据权利要求6所述的存储装置,其特征在于,所述中继器还包括:
上拉晶体管,配置为从所述逻辑电路接收所述控制信号。
8.根据权利要求7所述的存储装置,其特征在于,所述上拉晶体管包括:
源极端,耦接到电源;
漏极端,耦接到所述选择器信号;以及
控制端,耦接到所述逻辑电路的输出端。
9.根据权利要求7所述的存储装置,其特征在于,所述逻辑电路包括:
第一逻辑门,其中所述第一逻辑门是二输入NOR门;以及
第二逻辑门,其中所述第二逻辑门是二输入NAND门。
10.根据权利要求2所述的存储装置,其特征在于,所述中继器是下拉中继器。
11.根据权利要求10所述的存储装置,其特征在于,所述中继器还包括:
下拉晶体管,配置为从所述逻辑电路接收所述控制信号。
12.根据权利要求11所述的存储装置,其特征在于,所述下拉晶体管包括:
源极端,耦接到地;
漏极端,耦接到所述选择器信号;以及
控制端,耦接到所述逻辑电路的输出端。
13.根据权利要求11所述的存储装置,其特征在于,所述逻辑电路包括:
第一逻辑门,其中所述第一逻辑门是二输入NAND门;以及
第二逻辑门,其中所述第二逻辑门是二输入NOR门。
14.根据权利要求1所述的存储装置,其特征在于,所述中继器是推挽式中继器。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于华邦电子股份有限公司,未经华邦电子股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202110017613.6/1.html,转载请声明来源钻瓜专利网。