[发明专利]存储装置中的阵列边缘中继器

说明书

本发明提供一种存储装置中的阵列边缘中继器。存储装置包括多个子阵列、行控件、列控件、多个感测放大器、多个子字驱动器以及中继器。子阵列中的每一个彼此电性耦接。行控件控制子阵列中的至少一行。列控件控制子阵列中的至少一列。感测放大器适用于子阵列中的每一个，感测放大器在数据存取操作期间周期性地启用。子字驱动器邻近于子阵列中的每一个进行布置且提供对应于子阵列的驱动信号。中继器布置在子阵列的边缘上。

技术领域

本发明涉及一种存储装置，尤其涉及一种存储装置中的阵列边缘中继器。

背景技术

当今，存储装置广泛用于人工智能AI、机器学习应用领域。对于那些应用来说，存储装置的阵列大小较大，其通过使用较长的列选择器线和行选择器线致使阵列访问速度下降。随着处理技术的发展，存储装置的总面积减小，使得存储密度增加。增加的存储密度通过采用较长的寄生电容和寄生电阻而致使阵列访问速度下降。

现有技术已提出若干架构来克服在数据存取操作期间的阵列访问速度下降，例如将存储装置中的存储单元中的每一个拆分成多个库(bank)。在另一实例中，在存储单元的中间部(中心)中添加中继器(repeater)来减小负载应力。通过在存储装置中采用中继器来减小从列译码器发射到存储库(memory bank)的列选择器线和从行译码器发射到存储库的行选择器线的负载。然而，阵列访问速度下降虽已通过以上架构解决，但却通过在存储装置中使用额外虚设框(dummy block)来增大总面积。

举例来说，参看图1，其示出传统存储装置的框图。传统存储装置100包括多个存储单元110。存储单元110中的每一个拆分成多个存储库A到存储库H和对应多个列译码器120、多个行译码器130、多个感测放大器(sense amplifier)140。

内存阵列100还包括中继器150，所述中继器150布置于内存阵列的中心中。详细地说，中继器150布置于存储库A到存储库D与存储库E到存储库H之间。

存储库A到存储库H中的每一个包括至少一个列译码器120、至少一个行译码器130以及至少一个感测放大器140以在存储库A到存储库H中执行数据存取操作。

如上所述的存储装置100的布局结构在所属领域中是众所周知的，因此本文中省略了对结构和操作的详细描述。

基于以上布局布置，存储单元110中的每一个需要拆分成多个库A到库H，使得能够增加数据线(即，位线和字线)、列译码器120以及行译码器130以存取存储单元110中的每个存储库A到存储库H。此外，在存储单元110中针对额外电路(例如外围电路)需要额外虚设框以用于存取每个存储库A到存储库H，从而使得存储装置100的芯片大小增加。

除了需要克服阵列访问速度下降且无额外虚设框之外，可能需要研发一种无需将存储单元拆分成多个库并提高此技术领域中的某些应用的存储单元中的阵列访问速度的存储装置。

发明内容

有鉴于此，本发明提供一种存储装置，其可提高阵列访问速度，而无需将存储单元拆分成多个库且无需额外虚设框。

在本发明的一实施例中，提供一种存储装置。存储装置包括多个子阵列、行控件、列控件、多个感测放大器、多个子字驱动器以及中继器。子阵列中的每一个彼此电性耦接。行控件配置为控制子阵列中的至少一行。列控件配置为控制子阵列中的至少一列。感测放大器适用于子阵列中的每一个，感测放大器在数据存取操作期间周期性地启用。子字驱动器邻近于子阵列中的每一个进行布置且提供对应于子阵列的驱动信号。中继器配置为布置在子阵列的边缘上。

基于上述，在本公开的实施例中，改善了从列译码器发射的列选择器线和从行译码器发射的行选择器线的负载，这使得能够在无需将存储单元中的每一个拆分成多个库的情况下提高行访问速度和列访问速度。此外，通过在子阵列的边缘处采用中继器来避免额外虚设框。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。