[发明专利]半导体结构及其形成方法

说明书

本申请提供一种半导体结构及其形成方法，所述形成方法包括：提供半导体衬底，半导体衬底包括第一区域和第二区域，半导体衬底表面依次形成有浮栅介质层和浮栅层，其中在第一区域的半导体衬底、浮栅介质层和浮栅层中形成有隔离结构，在第二区域的浮栅层表面形成分立的控制栅结构；在控制栅结构的侧壁形成第一侧墙，并且在第一侧墙两侧的浮栅层表面以及第一区域的浮栅层和隔离结构表面形成介质层；去除相应的第一侧墙的部分及相应的第一侧墙所在侧的介质层，在控制栅结构的侧壁形成偏移侧墙；去除第一区域的介质层和部分隔离结构以及第二区域其余的介质层。本申请的半导体结构及其形成方法可以改善器件速率，提高产品良率。

技术领域

本申请涉及半导体技术领域，尤其涉及一种半导体结构及其形成方法。

背景技术

非易失性存储器(NVM，Non Volatile Memory)由于具有可多次进行数据的存入、读取、抹除等动作，且存入的数据在断电后也不会消失的优点，已广泛采用在个人电脑和电子设备，但是，在非易失性存储器的制备过程中还存在很多问题，导致良率较低。

由于逻辑区的隔离结构顶面高于半导体衬底表面，因此隔离结构和半导体衬底之间存在很高的台阶(step high)，在浮栅刻蚀(poly etch)之后，在闪存区的控制栅两侧形成侧墙时，也会在逻辑区的隔离结构表面及台阶处沉积侧墙材料，而台阶处的侧墙材料很难被刻蚀。当逻辑区形成栅极结构时，由于台阶处存在残余的侧墙材料，导致有源区的有效宽度减小，导致器件速率较慢，降低产品良率。

发明内容

本申请解决的技术问题是器件速率较慢，产品良率低。

为解决上述技术问题，本申请提供一种半导体结构的形成方法，包括：提供半导体衬底，所述半导体衬底包括第一区域和第二区域，所述第一区域和第二区域的半导体衬底表面依次形成有浮栅介质层和浮栅层，其中在所述第一区域的半导体衬底、浮栅介质层和浮栅层中形成有隔离结构，在所述第二区域的浮栅层表面形成分立的控制栅结构；在所述控制栅结构的侧壁形成第一侧墙，并且在所述第一侧墙两侧的浮栅层表面以及所述第一区域的浮栅层和隔离结构表面形成介质层；去除相应的第一侧墙的部分及所述相应的第一侧墙所在侧的介质层，在所述控制栅结构的侧壁形成偏移侧墙；去除所述第一区域的介质层和部分隔离结构以及所述第二区域其余的介质层，使所述隔离结构的顶面与所述半导体衬底的表面之间具有特定的高度差。

在本申请的一些实施例中，所述特定的高度差为-400埃～400埃。

在本申请的一些实施例中，形成所述第一侧墙和所述介质层的工艺包括：在所述第一区域、所述第二区域的浮栅层和所述隔离结构表面，以及所述控制栅结构的表面和侧壁，依次形成第一侧墙材料层、第二侧墙材料层；刻蚀所述第二侧墙材料层，使剩余的第二侧墙材料层仅覆盖所述控制栅结构侧壁的第一侧墙材料层；在露出的第一侧墙材料层和剩余的第二侧墙材料层表面形成第三侧墙材料层；刻蚀所述第三侧墙材料层，使剩余的第三侧墙材料层仅覆盖所述控制栅结构侧壁的第二侧墙材料层；其中，所述控制栅结构侧壁的第一侧墙材料层、第二侧墙材料层及第三侧墙材料层构成所述第一侧墙，所述露出的第一侧墙材料层作为所述介质层。

在本申请的一些实施例中，所述第三侧墙材料层的厚度为50埃～1000埃。

在本申请的一些实施例中，形成所述第一侧墙和所述介质层之后，还包括在所述相应的第一侧墙之间的半导体衬底中形成临限电压层，形成所述临限电压层的工艺包括：在所述第一区域和第二区域上方形成掩膜板，所述掩膜板露出所述相应的第一侧墙及所述相应的第一侧墙之间的介质层表面；以所述掩膜板为掩膜，采用离子注入工艺形成所述临限电压层。

在本申请的一些实施例中，形成所述偏移侧墙的工艺包括：以所述掩膜板为掩膜，刻蚀所述相应的第一侧墙中的第三侧墙材料层，使所述控制栅结构两侧的第一侧墙厚度不同，形成偏移侧墙，以及刻蚀所述相应的第一侧墙所在侧的介质层。