[发明专利]应用于高精度逐次逼近型ADC的电容失配和失调电压校正方法

权利要求书

1.一种应用于高精度逐次逼近型ADC的电容失配和失调电压校正方法，其特征在于：首先对逐次逼近型ADC中的数字模拟转换器进行结构改造，即在数字模拟转换器中的主DAC基础上增加一个校正DAC，然后通过相应操作获取逐次逼近型ADC中比较器的失调电压编码并计算出主DAC中每位电容的校正编码，最后根据失调电压编码以及校正编码对主DAC中每位电容的失配以及比较器的失调电压进行校正；

改造前的数字模拟转换器包括主DAC，其由差分结构的P极和N极两排电容阵列组成，其中每一排电容阵列高位与低位之间通过第一桥电容连接；改造后的数字模拟转换器还包括一个校正DAC，校正DAC的结构与主DAC相同，校正DAC中P极和N极电容阵列的上极板通过第二桥电容连接到第一桥电容的正极并分别与主DAC中P极和N极电容阵列的上极板并联，主DAC中电容阵列的位数为n，校正DAC中电容阵列的位数为m，n为逐次逼近型ADC的位数，m为自设定的自然数；

获取比较器失调电压编码的具体过程如下：

A1.对主DAC和校正DAC的状态进行初始化，使电容阵列中所有电容的上极板和下极板均接共模电压V_CM；

A2.断开电容阵列中所有电容上极板与V_CM的连接，使校正DAC中N极电容阵列的所有电容下极板改接参考电压V_REF；

A3.对校正DAC进行SAR逻辑转换操作，校正DAC得到的编码即为比较器的失调电压编码并进行存储，其中最高位为符号位，符号位为0即表示失调电压为负，符号位为1即表示失调电压为正；

计算主DAC中每位电容校正编码的具体过程如下：

B1.对于主DAC中的第k位电容，k为自然数且1≤k≤n，使主DAC中P极和N极电容阵列的第k+1～n位电容下极板始终接共模电压V_CM；

B2.初始将电容阵列中所有电容的上极板接V_CM；在主DAC中，使P极电容阵列的第k位电容下极板接参考电压V_REF，N极电容阵列的第k位电容下极板接地，P极电容阵列的第1～k-1位电容下极板接地，N极电容阵列的第1～k-1位电容下极板接V_REF；在校正DAC中，使P极电容阵列的第m位电容下极板接参考电压V_REF，其他位电容下极板接地，N极电容阵列的第m位电容下极板接地，其他位电容下极板接V_REF；

B3.断开电容阵列中所有电容上极板与V_CM的连接；在主DAC中，使P极电容阵列的第k位电容下极板接地，N极电容阵列的第k位电容下极板接V_REF，P极电容阵列的第1～k-1位电容下极板接V_REF，N极电容阵列的第1～k-1位电容下极板接地；此时比较器的输出反映主DAC第k位电容与第1～k-1位电容的偏差是正还是为负，若比较器输出为0，则表示偏差为负，将校正DAC中P极电容阵列的第m位电容下极板接地，N极电容阵列的第m位电容下极板接V_REF；若比较器输出为1，则表示偏差为正，保持校正DAC中电容状态不变；

B4.对校正DAC进行SAR逻辑转换操作，将校正DAC得到的编码与比较器的失调电压编码相减得到结果Exp_k；

B5.根据以下公式计算出主DAC中第k位电容的校正编码x_k；

其中：x_k+1为主DAC中第k+1位电容的校正编码，Exp_k+1为对于主DAC中的第k+1位电容通过步骤B1～B4从校正DAC得到的编码与比较器失调电压编码相减的结果；

B6.根据步骤B1～B5从最高位开始遍历计算得到主DAC中每位电容的校正编码；

对主DAC中每位电容的失配以及比较器失调电压进行校正的具体过程如下：

C1.初始将电容阵列中所有电容的上极板接共模电压V_CM，P极电容阵列中的所有电容下极板接正相输入电压V_INp，N极电容阵列中的所有电容下极板接反相输入电压V_Inn；

C2.在校正DAC中，断开所有电容上极板与V_CM的连接以及所有电容下极板与输入电压的连接，然后将P极电容阵列中所有电容下极板短接，将N极电容阵列中所有电容下极板短接，以此来解决输入电压信号的共模问题；

C3.断开校正DAC中所有电容上极板与V_CM的连接以及所有电容下极板与输入电压的连接，根据符号编码z₀与失调电压编码相加的结果对校正DAC进行逻辑控制，即某一位的编码为0，则使该位电容下极板接地，若某一位的编码为1，则使该位电容下极板接参考电压V_REF；

C4.使主DAC进入正常工作状态，从最高位开始进行SAR逻辑转换操作，在第k位跳变时，根据该位电容的校正编码x_k通过以下公式计算出编码z_k，根据编码z_k对校正DAC进行逻辑控制；

z_k＝z₀+s+x_k+x_k+1+…+x_n

其中：符号编码z₀的位数为m，最高位为1，其余位均为0，s为失调电压编码。