[发明专利]内嵌式存储器系统与存储器测试方法

说明书

内嵌式存储器系统包括内嵌式存储器电路以及主控端电路。内嵌式存储器电路用以存储查找表。主控端电路用以利用具有多个相位的一测试时钟信号以及内嵌式存储器电路的一程序的多个指令对内嵌式存储器电路进行测试，并记录所述指令中每一个与所述相位之间的一对应关系，以产生查找表。

技术领域

本申请涉及内嵌式存储器系统，特别是涉及利用启动程序(boot loader)来进行时序测试的内嵌式存储器系统以及存储器测试方法。

背景技术

在现有技术中，特定的信号模式(signal pattern)或是额外的测试程序被用来测试存储器电路的时序。然而，由于这些特定信号模式也非存储器电路后续会实际写入/读取的数据，且这些测试程序并非存储器电路后续会实际执行的程序，故经由这些信号模式或测试程序所产生的时序测试结果可能不适合用来设定存储器电路的实际操作。换言之，现有技术所得到的时序扫描(timing scan)范围与存储器电路实际使用的时序范围有所差异。如此一来，存储器电路可能在实际应用中无法使用到合适的时序。

发明内容

于一些实施例中，内嵌式存储器系统包括内嵌式存储器电路以及主控端电路。内嵌式存储器电路用以存储一查找表。主控端电路用以利用具有多个相位的一测试时钟信号以及所述内嵌式存储器电路的一程序的多个指令对所述内嵌式存储器电路进行测试，并记录所述指令中每一个与所述相位之间的一对应关系，以产生所述查找表。

于一些实施例中，存储器测试方法包括下列操作：利用具有多个相位的测试时钟信号以及程序的多个指令对内嵌式存储器电路进行测试；以及记录所述指令中每一个与所述相位之间的一对应关系，以产生一查找表，所述内嵌式存储器电路用以根据所述查找表选择所述些相位中对应于所述指令中的一第一指令的一特定相位，以执行所述第一指令。

有关本申请的特征、实作与功效，现配合附图作较佳实施例详细说明如下。

附图说明

图1为根据本申请一些实施例绘制一种内嵌式存储器系统的示意图；

图2为根据本申请一些实施例绘制一种时序扫描测试方法的流程图；

图3为根据本申请一些实施例绘制一种存储器测试方法的流程图；以及

图4为根据本申请一些实施例绘制时序扫描测试结果的示意图。

具体实施方式

本文所使用的所有词汇具有其通常的含义。上述词汇在普遍常用的字典中的定义，在本申请的内容中包括任一于此讨论的词汇的使用例子仅为示例，不应限制到本申请的范围与含义。同样地，本申请也不仅以于此说明书所示出的各种实施例为限。

关于本文中所使用的“耦接”或“连接”，均可指二或多个组件相互直接作实体或电性接触，或是相互间接作实体或电性接触，也可指二或多个组件相互操作或动作。如本文所用，用语“电路”可为由至少一个晶体管与/或至少一个主被动组件按一定方式连接以处理信号的装置。

如本文所用，用语“与/或”包括了列出的关联项目中的一个或多个的任何组合。在本文中，使用第一、第二与第三等等的词汇，是用于描述并辨别各个组件。因此，在本文中的第一组件也可被称为第二组件，而不脱离本申请的本意。为易于理解，于各附图中的类似组件将被指定为相同标号。

图1为根据本申请一些实施例绘制一种内嵌式存储器系统100的示意图。内嵌式存储器系统100包括内嵌式存储器电路120以及主控端(host)电路140。于一些实施例中，内嵌式存储器电路120可为(但不限于)内嵌式多媒体卡(embedded multimedia card,eMMC)芯片，其包括用于存储数据的存储器数组(未示出)以及控制所述存储器数组的控制器电路(未示出)。于一些实施例中，前述的存储器数组可为快闪式存储器。