[发明专利]包含阵列电力垫的半导体装置及相关联半导体装置封装及系统

权利要求书

1.一种半导体装置，其包括：

半导体裸片，其包括：

存储器阵列区域，其包括：

数个存储器单元；及

数个阵列垫，其经配置以接收输入电压；及

外围区域，其包括用于向所述存储器阵列区域提供数据输入及数据输出路径的数个外围垫。

2.根据权利要求1所述的半导体装置，其中所述存储器阵列区域包括阵列重布层，所述阵列重布层经配置以将所述数个阵列垫以各种方式电连接到所述数个存储器单元。

3.根据权利要求2所述的半导体装置，其中所述外围区域包含数个外围电路及经配置以将所述数个外围垫以各种方式电连接到所述数个外围电路的外围重布层，且其中所述阵列重布层与所述外围重布层电隔离。

4.根据权利要求1所述的半导体装置，其中所述外围区域经布置成邻近所述半导体装置的第一边缘，并且所述数个阵列垫经布置成邻近于所述半导体装置的第二边缘，所述第二边缘垂直于所述第一边缘。

5.根据权利要求4所述的半导体装置，其中所述存储器阵列区域包括阵列重布层，所述阵列重布层经配置以将所述数个阵列垫以各种方式电连接到所述数个存储器单元，且所述阵列重布层包含数个阵列分布导体，所述数个阵列分布导体在平行于所述第一边缘的方向上在所述存储器阵列区域之上延伸。

6.根据权利要求1所述的半导体装置，其中所述外围区域包含数个外围电路及经配置以将所述数个外围垫以各种方式电连接到所述数个外围电路的外围重布层。

7.根据权利要求1所述的半导体装置，其中所述外围区域包括以下中的一或多者：数据总线缓冲器、地址输入电路、命令输入电路、时钟输入电路、电压输入电路及数据输出电路。

8.一种半导体装置，其包括：

外围区域，其邻近所述半导体装置的第一边缘布置；及

存储器阵列区域，其包括：

存储器单元；

阵列垫，其经配置以接收输入电压，所述阵列垫经布置成邻近所述半导体装置的第二边缘，所述第二边缘垂直于所述第一边缘；及

阵列分布导体，其经配置以将所述存储器单元电连接到所述阵列垫。

9.根据权利要求8所述的半导体装置，其中所述外围区域包括：

外围电路；

外围垫；及

外围分布导体，其经配置以将所述外围电路电连接到所述外围垫。

10.根据权利要求9所述的半导体装置，其中所述外围电路包括以下中的一或多者：地址输入电路、命令输入电路、时钟输入电路、电压输入电路或数据输出电路。

11.根据权利要求9所述的半导体装置，其中所述阵列分布导体与所述外围分布导体电隔离。

12.根据权利要求8所述的半导体装置，其中所述存储器阵列区域包括数据电路，并且所述阵列分布导体经配置以将所述数据电路电连接到所述阵列垫。

13.根据权利要求12所述的半导体装置，其中所述数据电路包括以下中的一或多者：数据总线缓冲器、数据放大器、感测放大器及错误校正电路。

14.根据权利要求12所述的半导体装置，其中所述阵列分布导体在平行于所述第一边缘的方向上在所述阵列垫与所述数据电路之间延伸。

15.根据权利要求8所述的半导体装置，所述存储器阵列区域包括：

第二存储器单元；

第二阵列垫，其邻近于所述第二边缘布置；及

阵列重布层，其经配置以将所述第二存储器单元电连接到所述第二阵列垫，所述阵列分布导体是所述阵列重布层的部分。