[发明专利]一种面向类脑计算芯片的芯片间数据传输系统及实现方法有效
申请号: | 202110035448.7 | 申请日: | 2021-01-12 |
公开(公告)号: | CN112866148B | 公开(公告)日: | 2022-06-24 |
发明(设计)人: | 陆启明;金孝飞;孙世春;章明;朱国权;郝康利;韩佩卿;凡军海;马德;朱晓雷;潘纲 | 申请(专利权)人: | 之江实验室;浙江大学 |
主分类号: | H04L12/403 | 分类号: | H04L12/403;H04L12/413;H04L49/109 |
代理公司: | 杭州浙科专利事务所(普通合伙) 33213 | 代理人: | 杨小凡 |
地址: | 310023 浙江省杭州市余*** | 国省代码: | 浙江;33 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 面向 计算 芯片 数据传输 系统 实现 方法 | ||
1.一种面向类脑计算芯片的芯片间数据传输实现方法,其特征在于包括如下步骤:
S1,发送端通过轮询仲裁器从多个节点的发送请求中根据节点优先级进行响应,并向被选中节点返回信息,发送端状态记录单元存储仲裁信息,并关闭仲裁器;
S2,复用器根据当前发送端状态记录单元提供的仲裁信息,获取指定的数据信息;
S3,打包模块将仲裁信息与数据信息打包后发送至接收端;对发送端打包后的数据进行压缩与分解,将一帧数据包划分为头片、包片和尾片,头片携带数据包信息,分为M个N位数据按序传输,包片和尾片携带数据包内容,头片中原有的虚通道信息被替换为仲裁信息;
S4,发送端将数据信息的标志位信息存储至发送端标志位缓存中;
S5,当发送端标志位缓存中检测到数据帧的全部标志位信息时,产生复位信号,初始化发送端状态记录单元并使能仲裁器;
S6,解包模块提取仲裁信息与数据信息的标志位信息,并将解包后的数据信息发送至解复用模块;
S7,接收端状态记录单元记录下仲裁信息,并根据仲裁信息产生节点定位信号至解复用模块;
S8,解复用模块通过节点定位信号将数据信息传输至相应序号的缓存中,等待提供给对应的节点;
S9,接收端的标志位缓存中,检测到一帧数据传输完成后,产生复位信号,初始化接收端状态记录单元。
2.如权利要求1所述的一种面向类脑计算芯片的芯片间数据传输实现方法,其特征在于所述数据包内容,根据脉冲数据是否为短脉冲数据包类型,分为单个或多个N位数据,其中短脉冲数据包为单个N位数据,短脉冲数据包根据预先设置的定义,分别由发送端与接收端进行压缩与解压缩操作。
3.如权利要求2所述的一种面向类脑计算芯片的芯片间数据传输实现方法,其特征在于所述预先设置的定义,是由多位信号控制,并由X代表树突信息保留位,Y代表轴突信息保留位,经过短脉冲压缩后,只有保留位被留下,其余信息则被删除。
4.如权利要求1所述的一种面向类脑计算芯片的芯片间数据传输实现方法,其特征在于所述尾片还包含尾标记,标志着当前数据帧传输完成。
5.如权利要求1所述的一种面向类脑计算芯片的芯片间数据传输实现方法,其特征在于发送端根据虚通道信息将微片重新排序至完整的数据包,数据包在发送前删除虚通道信息,接收端根据仲裁信息将微片发送至相应节点对应的缓存,在每个缓存中,根据实时的虚通道资源监控,为每个微片动态的分配新的虚通道信息,同一个数据帧的所有微片共享头片的虚通道号。
6.如权利要求5所述的一种面向类脑计算芯片的芯片间数据传输实现方法,其特征在于当发送端没有接收到来自片上网络的数据请求,且所有虚通道内无数据时,产生门控信号关闭输入的逻辑时钟。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于之江实验室;浙江大学,未经之江实验室;浙江大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202110035448.7/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种蒸压加气混凝土板用钢筋防腐漆及其制备方法
- 下一篇:信号采集方法和设备