[发明专利]一种面向类脑计算芯片的芯片间数据传输系统及实现方法

说明书

本发明公开了一种面向类脑计算芯片的芯片间数据传输架构及实现方法，利用仲裁器为位于芯片边界处的节点依次分配传输许可的多路脉冲数据串行化方式、基于压缩减少片间数据传输所需带宽的数据压缩方式以及为适配片上网络所做的兼容性设计；本发明通过仲裁的方式来处理这些请求冲突，仲裁信息与数据信息打包、压缩后发送，并在接收端解压缩与节点序号恢复；本发明不仅在片间通信时保证单个数据包传输的完整与一致性，还对片上网络的虚通道资源进行实时的记录跟踪，并对每个脉冲数据包进行动态的虚通道再分配，以确保数据包能够在片间通信完成后继续在片上网络中进行传播；本发明支持脉冲事件唤醒，以实现无事件驱动时的片间模块低功耗运转。

技术领域

本发明涉及芯片间通信技术领域，尤其是涉及一种面向类脑计算芯片的芯片间数据传输系统及实现方法。

背景技术

近年来“内存墙”与“功耗墙”效应日趋严重，传统计算机所遵循的冯诺依曼体系结构正在面临巨大的挑战，为了进一步提高芯片算力，一些新型的计算架构逐渐发展起来。作为迄今为止最具生物真实性的人工智能网络，脉冲神经网络在响应速度、低功耗等方面具有独特优势，非常适合模糊数据处理以及感知任务执行。目前，脉冲神经网络已经成为类脑计算芯片研究热点，相关研究团队已经发布多款基于该型网络的类脑芯片。例如：2015年，IBM发布类脑芯片TrueNorth,支持百万级神经元，具有极低运行功耗，并于2016发布基于TrueNorth的类脑超级计算平台。2017年，Intel发布类脑芯片Loihi，支持在线自主学习功能。2019年，清华大学的“天机芯”登上了Nature封面，把智能的两个主要研究方向，即基于计算机科学和基于神经科学，集成到了一起。

因为单个神经元的功能有限，只有数以百万计的神经元协同工作才能在特定智能信息处理方面表现出独特优势，因此如何实现神经元大规模集成，就成了类脑计算芯片的设计关键。由于单颗芯片的规模始终受到物理封装、功耗散热等问题的制约，将多颗类脑计算芯片级联形成大规模化的脉冲神经网络具有很高的实用性，为解决芯片级联时面临的数据通信问题，设计一种高效的芯片间数据传输系统是非常重要的。这种传输系统既要确保片间通信的延迟和吞吐量满足类脑计算芯片的工作需求，同时还要兼容在类脑计算芯片中广泛应用的片上网络，使得数据包在不同芯片间通信完成后仍能在片上网络中正常的传输。

发明内容

为解决现有技术的不足，实现保证片间通信的高吞吐量与低延迟的同时，兼容片上网络的目的，本发明采用如下的技术方案：

一种面向类脑计算芯片的芯片间数据传输实现方法，包括如下步骤：

S1，发送端通过轮询仲裁器从多个节点的发送请求中根据节点优先级进行响应，并向被选中节点返回信息，发送端状态记录单元存储仲裁信息，并关闭仲裁器；在多颗芯片进行片间通信时，位于边界处的多个节点通常会同时发出通信请求，通过仲裁的方式来处理多节点请求冲突；

S2，复用器根据当前发送端状态记录单元提供的仲裁信息，获取指定的数据信息；

S3，打包模块将仲裁信息与数据信息打包后发送至接收端；

S4，发送端将数据信息的标志位信息存储至发送端标志位缓存中；

S5，当发送端标志位缓存中检测到数据帧的全部标志位信息时，产生复位信号，初始化发送端状态记录单元并使能仲裁器，使发送端做好传输下一个数据帧的准备；

S6，解包模块提取仲裁信息与数据信息的标志位信息，并将解包后的数据信息发送至解复用模块；

S7，接收端状态记录单元记录下仲裁信息，并根据仲裁信息产生节点定位信号至解复用模块；

S8，解复用模块通过节点定位信号将数据信息传输至相应序号的缓存中，等待提供给对应的节点；

S9，接收端的标志位缓存中，检测到一帧数据传输完成后，产生复位信号，初始化接收端状态记录单元，并做好接收下一帧数据的准备。