[发明专利]半导体装置及其形成方法

说明书

本发明实施例提供一种半导体装置及其形成方法，半导体装置包括位于衬底上方的第一导电线及第一导电线上方的存储器结构。存储器结构通过导电通孔电性耦合至第一导电线。间隔件层位于存储器结构侧边且覆盖存储器结构的侧壁。第一介电层位于间隔件层上且位于存储器结构侧边。第二介电层位于存储器结构、间隔件层及第一介电层上。第二导电线穿过第二介电层、第一介电层及间隔件层，以与存储器结构电性耦合。第二导电线包括至少部分地嵌置于第二介电层中的主体部以及位于主体部下方且侧向凸出于主体部侧壁的延伸部。延伸部电性连接至存储器结构的上电极，且被间隔件层环绕包覆。

技术领域

本发明涉及一种半导体装置及其形成方法，尤其涉及一种存储器装置及其形成方法。

背景技术

存储器装置广泛应用于各种电子装置中。在各种存储器装置中，电阻式随机存取存储器 (resistive random access memory，RRAM)装置因其操作速度快、低功耗等优点，而成为近 年来广为研究的一种非易失性存储器。一般来说，RRAM装置具有一晶体管以及与该晶体管 电性耦合的存储器结构。在存储器结构上方通常设置有导电通孔及导电线，该导电线通过导 电通孔电性耦合至存储器结构。

在传统存储器装置的形成工艺中，在形成存储器结构之后，通常使用蚀刻工艺(例如， 反应性离子蚀刻(RIE))将存储器堆叠结构上方的介电材料图案化，以形成暴露出存储器堆 叠结构的介层孔，并在该介层孔中形成导电通孔，接着在导电通孔上方形成介电层以及嵌置 于介电层中的导电线。然而，在传统工艺中，在蚀刻形成介层孔的过程中，存储器结构的上 部(例如，上电极)可能会暴露于蚀刻等离子体并因此受到该蚀刻工艺的损伤，进而影响存 储器装置的可靠度。

发明内容

本发明实施例提供一种包括存储器的半导体装置及其形成方法，可提高存储器装置的耐 久性及可靠度。

本发明实施例提供一种半导体装置，其包括位于衬底上方的第一导电线及第一导电线上 方的存储器结构。存储器结构通过导电通孔电性耦合至第一导电线。间隔件层位于存储器结 构侧边且覆盖存储器结构的侧壁。第一介电层位于间隔件层上且位于存储器结构侧边。第二 介电层位于存储器结构、间隔件层及第一介电层上。第二导电线穿过第二介电层、第一介电 层及间隔件层，以与存储器结构电性耦合。第二导电线包括至少部分地嵌置于第二介电层中 的主体部以及位于主体部下方且侧向凸出于主体部侧壁的延伸部。延伸部电性连接至存储器 结构的上电极，且被间隔件层环绕包覆。

本发明实施例提供一种半导体装置的形成方法，其包括：在衬底上方形成第一导电线； 在所述第一导电线上方形成存储器结构，所述存储器结构通过导电通孔电性连接至所述第一 导电线；在所述存储器结构上形成牺牲层；形成间隔件层，以覆盖所述存储器结构的侧壁及 所述牺牲层的侧壁及顶面；形成第一介电层，以覆盖所述间隔件层；进行平坦化工艺，以至 少移除位于所述间隔件层的最顶面上方的部分所述第一介电层；在所述间隔件层及所述第一 介电层上形成第二介电层；进行图案化工艺，以形成至少穿过所述第二介电层的开口，所述 开口暴露出所述牺牲层的所述顶面的一部分；移除所述牺牲层，以形成凹槽；在所述开口及 所述凹槽中形成第二导电线，以电性耦合至所述存储器结构。

综上所述，本发明实施例通过在存储器结构上形成牺牲层，并接着进行蚀刻工艺以在存 储器结构上方形成导线沟渠。所述牺牲层可做为蚀刻停止层，且在蚀刻工艺中保护下方的存 储器结构免受蚀刻工艺的损害，进而提高所形成的存储器装置的耐久性及可靠度。

附图说明

结合附图阅读以下详细说明，会最佳地理解本发明的各方面。应注意，根据本行业中的 标准惯例，各种特征并非按比例绘制。事实上，为使论述清晰起见，可任意增大或减小各种 特征的尺寸。

图1A至图1K示出根据本发明一些实施例的半导体装置的形成方法的剖视图；

图2A至图2C示出根据本发明一些实施例的图1K中区域R1的放大图；