[发明专利]封装件和半导体器件及其制造方法

说明书

一种器件包括：互连器件，连接至再分布结构，其中，互连器件包括导电布线，所述导电布线连接至设置在互连器件的第一侧上的导电连接器；模制材料，至少横向地围绕互连器件；金属化图案，位于模制材料和互连器件的第一侧上方，其中，金属化图案电连接至导电连接器；第一外部连接器，连接至金属化图案；以及半导体器件，连接至第一外部连接器。本申请的实施例还涉及封装件和半导体器件及其制造方法。

技术领域

本申请的实施例还涉及封装件和半导体器件及其制造方法。

背景技术

半导体工业通过不断减小最小特征尺寸来持续提高各种电子组件(例如晶体管、二极管、电阻器、电容器等)的集成密度，这允许将更多的组件、从而将更多的功能集成至给定的区域。具有高功能的集成电路需要很多输入/输出焊盘。然而，对于小型化很重要的应用而言，可能需要的是小封装。

集成扇出(InFO)封装技术正变得越来越流行，特别是当与晶圆级封装(WLP)技术结合使用时，其中将集成电路封装在通常包括再分布层(RDL)或者后钝化互连的封装件中，用以扇出用于封装件接触焊盘的布线，从而可以在比集成电路的接触焊盘更大的间距上进行电接触。这样得到的封装结构提供了具有相对低成本和高性能封装的高功能密度。

发明内容

根据本申请的一个方面，提供了一种形成半导体器件的方法，包括：将互连器件放置在第一载体上，其中，互连器件包括第一导电连接器和第二导电连接器；形成第一载体上的第一过孔和第二过孔；形成互连器件、第一过孔、和第二过孔上方的再分布结构，其中，再分布结构的第一侧连接至第一过孔和第二过孔；将互连结构连接至再分布结构的第二侧，其中，互连结构包括有机衬底和多个布线层；将互连结构连接至第二载体；将第一半导体管芯连接至互连器件的第一导电连接器和第一过孔；以及将第二半导体管芯连接至互连器件的第二导电连接器和第二过孔，其中，第二半导体管芯通过互连器件电连接至第一半导体管芯。

根据本申请的另一个方面，提供了一种半导体器件，包括：互连器件，连接至再分布结构，其中，互连器件包括导电布线，导电布线连接至设置在互连器件的第一侧上的多个导电连接器；模制材料，至少横向地围绕互连器件；金属化图案，位于模制材料和互连器件的第一侧上方，其中，金属化图案电连接至多个导电连接器；多个第一外部连接器，连接至金属化图案；以及多个半导体器件，连接至多个第一外部连接器。

根据本申请的又一个方面，提供了一种封装件，包括：再分布结构，包括多个绝缘层和多个再分布层；第一模制化合物层，位于再分布结构上；多个过孔，位于第一模制化合物层内；多个互连器件，位于第一模制化合物层内，其中，每个互连器件包括多个接触件；介电层，覆盖第一模制化合物层、过孔、和多个互连器件；以及多个半导体器件，位于介电层上方，其中，多个半导体器件穿过介电层电连接至过孔，并且穿过介电层电连接至多个互连器件的多个接触件，其中，多个半导体器件中的至少两个半导体器件通过多个互连器件中的至少一个互连器件电连接。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。

图1至图6示出了根据一些实施例的形成包括互连器件的器件结构的中间步骤的截面图；

图7A-图7B示出了根据一些实施例的将互连结构连接至器件结构的中间步骤的截面图；

图8至图13示出了根据一些实施例的形成封装件的中间步骤的截面图；

图14示出了根据一些实施例的封装件的平面图；

图15A-图15B示出了根据一些实施例的封装件的部分的截面图；

图16示出了根据一些实施例的封装件的截面图；

图17示出了根据一些实施例的封装件的平面图；