[发明专利]3D存储器的配置方法、读取方法以及3D存储器

说明书

本发明公开了一种3D存储器的配置方法、读取方法以及3D存储器，配置方法包括在与选定字线对应的多个选定存储单元中写入数据，测量选定存储单元的阈值电压以获得关系表，并将关系表写入配置块；读取方法包括获取数据读取请求以确定待读数据所在的存储块，读取其选定字线，以获得与所述选定字线对应的多个选定存储单元中阈值电压小于第一预定电压的存储单元的个数，查找配置块中的关系表以得到与之对应的导通电压，在非读字线上施加导通电压，在读取字线上施加读取电压，以获得待读取数据，使用上述配置方法和读取方法的3D存储器能够动态降低存储单元的导通电压从而降低读操作引起的读干扰。

技术领域

本发明涉及存储技术领域，特别涉及一种3D存储器的配置方法、读取方法以及3D存储器。

背景技术

存储器件的存储密度的提高与半导体制造工艺的进步密切相关。随着半导体制造工艺的特征尺寸越来越小，存储器件的存储密度越来越高。为了进一步提高存储密度，已经开发出三维结构的存储器件(即，3D存储器件)。3D存储器件包括沿着垂直方向堆叠的多个存储单元，在单位面积的晶片上可以成倍地提高集成度，并且可以降低成本。

3D存储器件主要用作非易失性的闪存。两种主要的非易失性闪存技术分别采用NAND和NOR结构。与NOR存储器件相比，NAND存储器件中的读取速度稍慢，但写入速度快，擦除操作简单，并且可以实现更小的存储单元，从而达到更高的存储密度。因此，采用NAND结构的3D存储器件获得了广泛的应用。

在一种示例的3D存储器件中，多个存储单元串按照二维阵列排布，每个存储单元串连接在源线和位线之间，并且包括在垂直方向上堆叠的多个存储单元，因此，多个存储单元串共同形成按照三维阵列排布的多个存储单元。每个存储单元包括栅极导体、沟道区、以及夹在二者之间的隧穿介质层、电荷存储层和阻挡介质层。采用读取方法在选定存储单元中读取数据。存储单元串包括共用沟道柱的多个存储单元。在读取操作中，不仅在选定存储单元的栅极导体上施加读取电压以读取存储单元中的数据，而且在未选定存储单元的栅极导体上施加导通电压以抑制读取。存储晶体管的栅极导体上施加的导通电压导致存储晶体管中阈值电压向高电压方向漂移，导致读取存储块中数据时更易出错，降低读取数据的可靠性。

在3D存储器件中，降低导通电压，可以抑制对未选定存储晶体管的读干扰。由于存在电荷泄露，存储晶体管中最高态阈值向低电压方向漂移，导通电压也可以随之减小吧。因此，期待动态降低存储单元的导通电压，以减小对未选定存储晶体管的读干扰。

发明内容

鉴于上述问题，本发明的目的在于提供一种3D存储器的配置方法、读取方法以及3D存储器，动态降低存储单元的导通电压从而降低读操作引起的读干扰，增加数据存储的可靠性。

根据本发明的一方面，提供一种3D存储器的配置方法，所述3D存储器包括多个存储块以及配置块，所述配置方法包括：在所述存储块中与选定字线相对应的多个选定存储单元中写入数据，其中，在所述存储块的所述多个选定存储单元的栅极上施加编程电压，在所述存储块的多个未选定存储单元的栅极上施加导通电压；测量所述多个选定存储单元的阈值电压；获得关系表，所述关系表表示所述多个选定存储单元中阈值电压小于第一预定电压的所述存储单元个数与所述导通电压之间的对应关系；以及将所述关系表写入配置块。

可选的，所述配置块中存储有一个或多个所述存储块的所述关系表。

可选的，在所述关系表中，所述多个选定存储单元中阈值电压小于第一预定电压的所述存储单元的个数越多，对应的所述导通电压越小。

可选的，所述导通电压大于所述存储单元的最高态阈值，所述导通电压和所述存储单元的最高态阈值的差值等于第二预定电压。