[发明专利]基于SRAM实现存储及模拟计算的电路及存储及模拟计算系统

说明书

本发明的基于SRAM实现存储及模拟计算的电路及存储及模拟计算系统，解决了现有技术中一般仅将SRAM应用于运作存储单元，并不能使SRAM作为基础的模拟运算单元，进而使用效率降低的问题。本发明充分利用了SRAM的特性，让SRAM不仅有存的能力，同时又具备了算的能力，通过在每一个单元外接6个开关，赋予其可以进行乘加运算的能力，大大提高了使用效率。

技术领域

本发明涉及数据处理领域，特别是涉及一种基于SRAM实现存储及模拟计算的电路及存储及模拟计算系统。

背景技术

近年来AI相关技术的快速发展，在让我们的生活更美好的同时，也对各种应用场景下的算力提出了越来越高的要求。模拟运算(Analog Computing)，省去了数据搬运造成的时间和功耗上的损失；并且适用于低功耗，高效率场景。在现有技术中，一般仅将SRAM应用于运作存储单元，并不能使SRAM作为基础的模拟运算单元，进而使用效率降低。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种基于SRAM实现存储及模拟计算的电路及存储及模拟计算系统，解决了现有技术中一般仅将SRAM应用于运作存储单元，并不能使SRAM作为基础的模拟运算单元，进而使用效率降低的问题。

为实现上述目的及其他相关目的，本发明提供一种基于SRAM实现存储及模拟计算的电路，用于进行模拟计算和/或储存流程，所述电路包括：至少一6T SRAM单元，每个单元具有同时输入输出数据的输入输出端Q1以及Q2；第一NMOS管、第二NMOS管、第三NMOS管以及第四NMOS管；六个CMOS传输门，依次记为P1～P6；一端接地的第一电容以及第二电容；其中，所述6T SRAM单元的输入输出端Q1分别连接位线BL1端以及所述第二NMOS管的栅极，所述6TSRAM单元的输入输出端Q2分别连接位线BL2端以及所述第三NMOS管的栅极；所述第一NMOS管的漏极连接所述所述第二NMOS管的漏极，所述第四NMOS管的漏极连接所述第三NMOS管的漏极，且所述第一NMOS管的源极连接所述第一电容的另一端，所述第四NMOS管的源极连接所述第二电容的另一端；所述第一电容的另一端还分别连接CMOS传输门P1、CMOS传输门P2以及CMOS传输门P3；所述第二电容的另一端分别连接CMOS传输门P4、CMOS传输门P5以及CMOS传输门P6；与所述CMOS传输门P3以及CMOS传输门P6连接的输出端GRBL；读字线RWL分别与所述第二NMOS管的栅极、所述第四NMOS管的栅极、所述第一电容的另一端、所述第二电容的另一端、位线BL1端以及位线BL2端连接；字线控制端WL和使能控制端EN分别连接至所述电路的相应电平；所述正向平均电压输出端Pavg以及反向平均电压值输出端Navg分别与CMOS传输门P1、CMOS传输门P2、CMOS传输门P4以及CMOS传输门P5正向连接以及反向连接。

于本发明的一实施例中，所述CMOS传输门P1、CMOS传输门P2、CMOS传输门P4以及CMOS传输门P5用于在所述模拟计算流程中需进行正向平均电压值和/或反向平均电压值计算时打开开关；和/或，所述CMOS传输门P3以及CMOS传输门P6用于在所述模拟计算流程中需进行乘法计算时打开开关。

于本发明的一实施例中，所述模拟计算流程包括：在一个时钟信号内的充电步骤以及计算步骤。

于本发明的一实施例中，所述充电步骤包括：所述充电步骤包括：当所述读字线RWL、字线控制端WL和使能控制端EN输出为高电平时，所述CMOS传输门P3以及CMOS传输门P6输出为低电平时，所述第一电容和第二电容分别依次充电为SRAM单元中预先存储的输入输出端Q1以及Q2的电压；当所述读字线RWL、字线控制端WL和使能控制端EN输出为低电平时，所述CMOS传输门P3以及CMOS传输门P6输出为高电平，所述第一电容和第二电容放电到和GRBL电压相同，以完成乘法计算。