[发明专利]三维半导体存储器装置

权利要求书

1.一种三维半导体存储器装置，包括：

第一外围电路，其包括多个不同的解码器电路；

所述第一外围电路上的第一存储器，所述第一存储器包括：

第一堆叠结构，其具有堆叠在彼此上的多个第一电极层以及所述多个第一电极层中的第一电极层之间的多个第一电极间介电层，

第一平面化介电层，其覆盖所述第一堆叠结构的端部，以及

第一穿通件，其穿透所述第一平面化介电层以及所述第一堆叠结构的所述端部，所述第一穿通件与所述多个第一电极层绝缘并且电连接至所述多个不同的解码器电路中的一个；以及

所述第一存储器上的第二存储器，所述第二存储器包括：

第二堆叠结构，其具有堆叠在彼此上的多个第二电极层以及所述多个第二电极层中的第二电极层之间的多个第二电极间介电层，

第二平面化介电层，其覆盖所述第二堆叠结构的端部，以及

第一单元接触插塞，其穿透所述第二平面化介电层，所述第一单元接触插塞将所述多个第二电极层中的一个电连接至所述第一穿通件。

2.根据权利要求1所述的三维半导体存储器装置，其中，

所述第一存储器包括包围所述第一穿通件的第一穿通介电层；

所述第二存储器包括包围所述第一单元接触插塞的第一接触介电层；并且

所述第一穿通介电层的厚度大于所述第一接触介电层的厚度。

3.根据权利要求1所述的三维半导体存储器装置，其中，

所述第一存储器包括包围所述第一穿通件的第一穿通介电层；

所述第一穿通介电层具有与第一方向平行的第一厚度，所述第一方向与所述第一外围电路的顶表面平行；

所述多个第一电极间介电层中的一个具有与第二方向平行的第二厚度，所述第二方向与所述第一外围电路的顶表面垂直；并且

所述第一厚度等于或者大于所述第二厚度。

4.根据权利要求1所述的三维半导体存储器装置，其中，

所述多个第一电极层包括在所述第一堆叠结构的端部处的多个第一凹进，所述多个第一凹进的内壁彼此竖直地对齐；

所述第一堆叠结构包括填充所述多个第一凹进的多个第一残余牺牲图案；并且

所述第一穿通件穿透所述多个第一残余牺牲图案中的一个。

5.根据权利要求1所述的三维半导体存储器装置，其中，

所述多个不同的解码器电路包括第一解码器电路和第二解码器电路，所述第一解码器电路和所述第二解码器电路在与所述第一外围电路的顶表面平行的第一方向上彼此间隔开；并且

所述多个第二电极层中的一个通过所述第一单元接触插塞和所述第一穿通件电连接至所述第二解码器电路。

6.根据权利要求5所述的三维半导体存储器装置，其中，所述第一存储器还包括：

穿透所述第一平面化介电层的第二单元接触插塞，所述第二单元接触插塞将所述多个第一电极层中的一个电连接至所述第一解码器电路。

7.根据权利要求5所述的三维半导体存储器装置，其中，

所述多个不同的解码器电路还包括第三解码器电路，所述第二解码器电路和所述第三解码器电路在第二方向上邻近，所述第二方向平行于所述第一外围电路的顶表面并且与所述第一方向相交；

所述第一存储器包括在所述第二方向上与所述第一堆叠结构间隔开的第三堆叠结构；

所述第三堆叠结构包括堆叠在彼此上的多个第三电极层和所述多个第三电极层中的第三电极层之间的多个第三电极间介电层；

所述第一平面化介电层延伸以覆盖所述第三堆叠结构的端部；并且

所述第一存储器包括穿透所述第一平面化介电层的第三单元接触插塞，所述第三单元接触插塞将所述多个第三电极层中的一个电连接至所述第三解码器电路。

8.根据权利要求7所述的三维半导体存储器装置，其中，所述第三堆叠结构位于距所述第一外围电路第一距离处，所述第一距离与所述第一堆叠结构距所述第一外围电路的第二距离相同。